公开(公告)号：US07193447B1

公开(公告)日：2007-03-20

申请号：US10839941

申请日：2004-05-06

申请人： Shao H. Liu ,  Tri K. Tran ,  Brian W. Amick

发明人： Shao H. Liu ,  Tri K. Tran ,  Brian W. Amick

IPC分类号： G01R19/00 ,  G11C7/00 ,  H03F3/45

CPC分类号： G11C7/065 ,  G11C7/12 ,  H03F3/45632 ,  H03F2203/45212 ,  H03F2203/45681

摘要： A sense amplifier latch that is operable to interface with high common-mode input voltages with wide ranges for all process variations. The sense amplifier latch comprises a cross-coupled latch having first and second rail signals; a pre-charge device; an equalization device; pass devices for enabling input devices to receive pad and reference inputs. In the present invention, the input devices comprise push-pull impedance dividers are used to preserve the input difference voltage while dramatically lowering the common-mode output voltage. The outputs of the impedance dividers are fed to the cross-coupled latch of the sense amplifier using n-channel pass gates.

摘要翻译： 读出放大器锁存器，用于与所有过程变化的宽范围内的高共模输入电压接口。 读出放大器锁存器包括具有第一和第二轨道信号的交叉耦合锁存器; 预充电设备; 均衡装置; 允许输入设备接收焊盘和参考输入。 在本发明中，输入装置包括推挽阻抗分配器用于保持输入差分电压，同时显着降低共模输出电压。 阻抗分配器的输出端使用n沟道栅极馈送到读出放大器的交叉耦合锁存器。

公开(公告)号：US4653054A

公开(公告)日：1987-03-24

申请号：US722894

申请日：1985-04-12

申请人： Shao H. Liu ,  Joseph R. Yudichak

发明人： Shao H. Liu ,  Joseph R. Yudichak

IPC分类号： H03K5/19 ,  H03K17/693 ,  G06F1/04 ,  G06F11/20 ,  H04Q3/54

CPC分类号： H03K5/19 ,  H03K17/693

摘要： A redundant clock combiner device includes a clock selecting latch that recovers a clock signal even if both externally supplied clocks fail. The clock selection occurs, and an output clock provided, even if the non-prioritized clock signal is restored before the prioritized clock signal.

摘要翻译： 冗余时钟组合器装置包括时钟选择锁存器，即使两个外部提供的时钟都失败也能恢复时钟信号。 即使未优先化的时钟信号在优先化时钟信号之前被恢复，发生时钟选择，并提供输出时钟。