利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

30 条记录 (耗时 0.041 秒)

    Information processor and method of its component arrangement
    1.
    发明授权
    Information processor and method of its component arrangement 失效
    信息处理器及其组件安装方法

    公开(公告)号：US6108731A

    公开(公告)日：2000-08-22

    申请号：US117741

    申请日：1998-08-04

    申请人： Shinichi Suzuki ,  Tsunehiro Tobita ,  Yoshitsugu Ichieda ,  Hiroyuki Hodo ,  Mihoko Kudou ,  Tetsuo Hiramitsu ,  Hideki Osaka ,  Tsutomu Hara

    发明人： Shinichi Suzuki ,  Tsunehiro Tobita ,  Yoshitsugu Ichieda ,  Hiroyuki Hodo ,  Mihoko Kudou ,  Tetsuo Hiramitsu ,  Hideki Osaka ,  Tsutomu Hara

    IPC分类号： G06F1/18 ,  G06F13/00

    CPC分类号： G06F1/185 ,  G06F1/184 ,  G06F1/186

    摘要： A plurality of processor elements (31 to 34) are disposed on a main board (710) in line in parallel with a first edge of the main substrate (710). Expansion board slots (331 to 336) into which an expansion board for mounting an I/O interface thereon is plugged and a memory connector (341) to which a memory board for mounting a memory thereon is connected are disposed in a region of the main substrate opposite to the first edge. The long sides of the expansion board slots (331 to 336) and the memory board connector (341) are in parallel with the first edge. A bridge LSI for executing protocol conversion between processor buses (210, 211, 212) and an I/O bus (230) and memory controllers (151, 152) for controlling memory access are disposed in regions adjacent to both the expansion board slots and the processor elements. The processor bus (210, 211, 212) is bent into a protuberance shape so that a branch does not substantially form and the bridge LSI and memory controller are substantially at the middle portion of a plurality of processors. The processor bus connects the processor elements, the bridge LSI and the memory controller in this order.

    摘要翻译： PCT No.PCT / JP96 / 00285 Sec。 371日期：1998年8月4日 102（e）1998年8月4日PCT PCT 1996年2月9日PCT公布。 出版物WO97 / 29415 日期1997年8月14日多个处理器元件（31〜34）与主基板（710）的第一边缘平行配置在主板（710）上。 在其上插入有用于安装I / O接口的扩展板的扩展板插槽（331至336）和连接有用于安装其上的存储器的存储器板的存储器连接器（341）设置在主体的区域中 基板与第一边缘相对。 扩展板槽（331〜336）和存储板连接器（341）的长边与第一边缘平行。 用于在处理器总线（210,211,212）和用于控制存储器存取的I / O总线（230）和存储器控制器（151,152）之间执行协议转换的桥式LSI被布置在与扩展板插槽和 处理器元件。 处理器总线（210,211,212）弯曲成突起形状，使得分支基本上不形成，并且桥接器LSI和存储器控制器基本上位于多个处理器的中间部分。 处理器总线按顺序连接处理器元件，桥接器LSI和存储器控制器。

    Accessible network of performance index tables
    3.
    发明授权
    Accessible network of performance index tables 失效
    性能指标表可访问网络

    公开(公告)号：US06519640B2

    公开(公告)日：2003-02-11

    申请号：US10082185

    申请日：2002-02-26

    申请人： Ryuichi Hattori ,  Toshihiko Ogura ,  Takashi Oeda ,  Koichi Okazawa ,  Hideki Osaka ,  Tsunehiro Tobita ,  Tsutomu Hara

    发明人： Ryuichi Hattori ,  Toshihiko Ogura ,  Takashi Oeda ,  Koichi Okazawa ,  Hideki Osaka ,  Tsunehiro Tobita ,  Tsutomu Hara

    IPC分类号： G06F1516

    CPC分类号： G06F9/5055 ,  G06F9/5044 ,  G06F2209/5015 ,  H04L29/12047 ,  H04L41/5009 ,  H04L61/15 ,  H04L67/36

    摘要： In each of the information processing apparatuses connected to each other via a network, there is arranged a quality of service (QOS) table to which functions and performance thereof are registered. When an information processing apparatus is additionally linked with the network, a QOS table thereof is automatically registered to a local directory of the network such that an agent converts the contents of the QOS table into service information to be supplied via a user interface to the user. Thanks to the operation, information of functions and performance of each information processing apparatus connected to the network is converted into service information for the user. Consequently, the user can much more directly receive necessary services.

    摘要翻译： 在通过网络彼此连接的每个信息处理设备中，布置了其功能和性能被注册到其中的服务质量（QOS）表。 当信息处理设备另外与网络链接时，其QOS表被自动地注册到网络的本地目录，使得代理将QOS表的内容转换成要经由用户界面提供给用户的服务信息 。 由于操作，连接到网络的每个信息处理设备的功能和性能的信息被转换成用户的服务信息。 因此，用户可以更多地直接接收必要的服务。