公开(公告)号：US4876669A

公开(公告)日：1989-10-24

申请号：US203459

申请日：1988-06-07

申请人： Sho Yamamoto ,  Osamu Minato ,  Makoto Saeki ,  Yasuo Yoshitomi ,  Hideaki Nakamura ,  Masaaki Kubotera

发明人： Sho Yamamoto ,  Osamu Minato ,  Makoto Saeki ,  Yasuo Yoshitomi ,  Hideaki Nakamura ,  Masaaki Kubotera

IPC分类号： G11C11/417 ,  G11C11/34 ,  G11C11/419

CPC分类号： G11C11/419

摘要： An MOS static type RAM has a memory cell array comprising of a plurality of static type memory cells arranged in matrix, a plurality of data lines connected to the data input-output terminals of the respective memory cells and a plurality of word lines connected to the selection terminals of the respective memory cells. Data line load circuits are disposed between the power terminal of the circuit and the data lines. Each data line load circuit is kept at a relatively high impedance in the data write-in operation, and at a relatively low impedance in the data read-out operation. The use of the data line load circuits comprised of such variable impedance circuits can speed up the operating speed of the RAM and can accomplish lower power consumption.

摘要翻译： MOS静态型RAM具有存储单元阵列，其包括以矩阵形式排列的多个静态型存储单元，连接到各个存储单元的数据输入 - 输出端的多条数据线以及与该存储单元连接的多条字线 各个存储单元的选择端。 数据线负载电路设置在电路的电源端子和数据线之间。 每个数据线路负载电路在数据写入操作中保持相对高的阻抗，并且在数据读出操作中处于相对较低的阻抗。 由这种可变阻抗电路构成的数据线负载电路的使用可以加速RAM的工作速度并且可以实现更低的功耗。

公开(公告)号：US4760561A

公开(公告)日：1988-07-26

申请号：US740550

申请日：1985-06-03

申请人： Sho Yamamoto ,  Osamu Minato ,  Makoto Saeki ,  Yasuo Yoshitomi ,  Hideaki Nakamura ,  Masaaki Kubotera

发明人： Sho Yamamoto ,  Osamu Minato ,  Makoto Saeki ,  Yasuo Yoshitomi ,  Hideaki Nakamura ,  Masaaki Kubotera

IPC分类号： G11C11/417 ,  G11C11/34 ,  G11C11/419 ,  G11C5/00 ,  G11C5/06 ,  G11C7/00

CPC分类号： G11C11/419

摘要： An MOS static type RAM has a memory cell array comprising a plurality of static type memory cells arranged in matrix, a plurality of data lines connected to the data input-output terminals of the respective memory cells and a plurality of word lines connected to the selection terminals of the respective memory cells. Data line load circuits are disposed between the power terminal of the circuit and the data lines. Each data line load circuit is kept at a relatively high impedance in the data write-in operation, and at a relatively low impedance in the data read-out operation. The use of the data line load circuits comprised of such variable impedance circuits can speed up the operating speed of the RAM and can accomplish lower power consumption.

摘要翻译： MOS静态RAM具有存储单元阵列，其包括以矩阵形式排列的多个静态型存储单元，连接到各个存储单元的数据输入 - 输出端的多条数据线以及与该选择相连的多条字线 各个存储单元的端子。 数据线负载电路设置在电路的电源端子和数据线之间。 每个数据线路负载电路在数据写入操作中保持相对高的阻抗，并且在数据读出操作中处于相对较低的阻抗。 由这种可变阻抗电路构成的数据线负载电路的使用可以加速RAM的工作速度并且可以实现更低的功耗。