公开(公告)号：US06740603B2

公开(公告)日：2004-05-25

申请号：US10061650

申请日：2002-02-01

申请人： Steven P. Zuhoski ,  Mercer L. Brugler ,  Cameron Gross ,  Edward L. Mickler

发明人： Steven P. Zuhoski ,  Mercer L. Brugler ,  Cameron Gross ,  Edward L. Mickler

IPC分类号： H01L2131

CPC分类号： H01L24/05 ,  H01L21/28176 ,  H01L21/3003 ,  H01L23/291 ,  H01L23/3171 ,  H01L2224/02166 ,  H01L2224/05599 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01084 ,  H01L2924/05042 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/00

摘要： A method for fabricating a non-FLASH integrated circuit that minimizes Vmin shift. A protective overcoat (134) is deposited to protect and encapsulate the top metal interconnect layer (118). The protective overcoat (134) is patterned and etched to form bondpad windows either before or after depositing the final metal interconnect layer (136). A sinter that is normally performed after forming the bondpad windows is either omitted or the temperature of the sinter is kept at or below 350° C.

摘要翻译： 一种用于制造使Vmin偏移最小化的非FLASH集成电路的方法。 沉积保护性外涂层（134）以保护和封装顶部金属互连层（118）。 在沉积最终金属互连层（136）之前或之后，对保护性外涂层（134）进行图案化和蚀刻以形成焊盘窗口。 通常在形成接合板窗口之后进行的烧结体被省略或烧结体的温度保持在或低于350℃。

公开(公告)号：US06429093B1

公开(公告)日：2002-08-06

申请号：US09627258

申请日：2000-07-28

申请人： Jie Xia ,  Freidoon Mehrad ,  Mercer L. Brugler

发明人： Jie Xia ,  Freidoon Mehrad ,  Mercer L. Brugler

IPC分类号： H01L2176

CPC分类号： H01L27/11521 ,  H01L21/28518 ,  H01L21/3185 ,  H01L21/823481 ,  H01L27/115 ,  H01L29/66545

摘要： A method of forming a semiconductor component having a conductive line (24) and a silicide region (140) that crosses a trench (72). The method involves forming nitride sidewalls (127) to protect the stack during the silicidation process.

摘要翻译： 一种形成具有导电线（24）和穿过沟槽（72）的硅化物区域（140）的半导体部件的方法。 该方法包括在硅化过程中形成氮化物侧壁（127）以保护堆叠。