公开(公告)号：US07155697B2

公开(公告)日：2006-12-26

申请号：US10046926

申请日：2002-01-13

申请人： Steven Teig ,  Oscar Buset ,  Etienne Jacques ,  Andrew Caldwell ,  Jonathan Frankle

发明人： Steven Teig ,  Oscar Buset ,  Etienne Jacques ,  Andrew Caldwell ,  Jonathan Frankle

IPC分类号： G06F17/50

CPC分类号： G06F17/5077 ,  G11B7/08582

摘要： A method for routing of some embodiments defines global routes for nets in an arbitrary region of a circuit layout in which each net has a set of pins. The method uses a first set of lines of measure the length of the global routes, a second set of lines to measure congestion of the global routes, and a third set of lines to partition the arbitrary region into a first set of sub-regions. For each net, the method identifies a global route that connects a group of first-set sub-regions that contain the net's set of pins.

摘要翻译： 一些实施例的路由的方法定义了在每个网络具有一组引脚的电路布局的任意区域中的网络的全局路由。 该方法使用第一组测量线，全局路由的长度，用于测量全局路由的拥塞的第二组线路，以及将该任意区域划分为第一组子区域的第三组线路。 对于每个网络，该方法标识连接一组包含网络引脚组的第一组子区域的全局路由。

公开(公告)号：US06957408B1

公开(公告)日：2005-10-18

申请号：US10215563

申请日：2002-08-09

申请人： Steven Teig ,  Andrew Caldwell ,  Etienne Jacques

发明人： Steven Teig ,  Andrew Caldwell ,  Etienne Jacques

IPC分类号： G06F17/50

CPC分类号： G06F17/5077

摘要： Some embodiments of the invention provide a method of for routing nets within a region of an integrated circuit (“IC”) layout. The method selects a net in the IC layout region. It then identifies a topological route for the selected net. From the selected net's topological route, this method then generates a geometric route for the selected net.

摘要翻译： 本发明的一些实施例提供了一种用于在集成电路（“IC”）布局的区域内布线网络的方法。 该方法选择IC布局区域中的网络。 然后识别所选网络的拓扑路由。 从所选网络的拓扑路线中，该方法然后生成所选网络的几何路线。

公开(公告)号：US06938234B1

公开(公告)日：2005-08-30

申请号：US10229196

申请日：2002-08-26

申请人： Steven Teig ,  Andrew Caldwell ,  Etienne Jacques

发明人： Steven Teig ,  Andrew Caldwell ,  Etienne Jacques

IPC分类号： G06F17/50

CPC分类号： G06F17/5077

摘要： Some embodiments of the invention provide a method of routing nets in a region of a design layout. The region contains a plurality of nets and has multiple interconnect layers. The method identifies routes for a set of nets in the region, where some of the routes utilize vias to traverse multiple interconnect layers. The method then moves at least one via to improve the routing.

摘要翻译： 本发明的一些实施例提供了一种在设计布局的区域中布线网络的方法。 该区域包含多个网络并且具有多个互连层。 该方法识别区域中的一组网络的路由，其中​​一些路由利用过孔来遍历多个互连层。 该方法然后移动至少一个通道以改善路由。

公开(公告)号：US06973634B1

公开(公告)日：2005-12-06

申请号：US10228736

申请日：2002-08-26

申请人： Steven Teig ,  Andrew Caldwell ,  Etienne Jacques

发明人： Steven Teig ,  Andrew Caldwell ,  Etienne Jacques

IPC分类号： G06F17/50 ,  H01L23/528 ,  H01L25/00 ,  H03K19/173

CPC分类号： H01L23/528 ,  G06F17/5077 ,  H01L2924/0002 ,  H01L2924/00

摘要： Some embodiments of the invention provide a region of an integrated-circuit (“IC”) layout that has a plurality of interconnect layers, where at least one particular layer has more than one preferred interconnect direction. In some of these embodiments, the region has several interconnect layers that have more than one preferred wiring direction each.

摘要翻译： 本发明的一些实施例提供具有多个互连层的集成电路（“IC”）布局的区域，其中至少一个特定层具有多于一个优选的互连方向。 在这些实施例中的一些实施例中，该区域具有多个具有多于一个优选布线方向的互连层。

公开(公告)号：US06957411B1

公开(公告)日：2005-10-18

申请号：US10229108

申请日：2002-08-26

申请人： Steven Teig ,  Andrew Caldwell ,  Etienne Jacques

发明人： Steven Teig ,  Andrew Caldwell ,  Etienne Jacques

IPC分类号： G03F9/00 ,  G06F17/50 ,  G06F19/00 ,  H01L27/02

CPC分类号： H01L27/0207 ,  G06F17/5077

摘要： Some embodiments of the invention provide a method of routing nets in a region of an integrated-circuit (“IC”) layout. The method selects a net that has several routable elements. It then defines a route for the net. To define the route, the method uses a wiring model that specifies preferred non-Manhattan wiring directions. It also uses a manufacturing grid as the only grid for constraining the location of interconnect lines for connecting the net's routable elements.

摘要翻译： 本发明的一些实施例提供了在集成电路（“IC”）布局的区域中布线网络的方法。 该方法选择一个具有多个可路由元素的网络。 然后定义网络的路由。 要定义路线，该方法使用指定优先的非曼哈顿布线方向的布线模型。 它还使用制造网格作为唯一的网格来限制用于连接网络的可路由元件的互连线路的位置。

公开(公告)号：US07036105B1

公开(公告)日：2006-04-25

申请号：US10229311

申请日：2002-08-26

申请人： Steven Teig ,  Andrew Caldwell ,  Etienne Jacques

发明人： Steven Teig ,  Andrew Caldwell ,  Etienne Jacques

IPC分类号： G06F17/50 ,  G06F19/00 ,  H01L25/00 ,  H03K19/173

CPC分类号： H01L23/528 ,  G06F17/5077 ,  H01L2924/0002 ,  H01L2924/00

摘要： Some embodiments of the invention provide an integrated-circuit chip that has a design based on a wiring model that allows at least a particular wiring layer to have more than one preferred wiring directions. Other embodiments provide a method of manufacturing an integrated circuit (“IC”) that has a plurality of wiring layers. The method specifies a layout of the IC by using a wiring model that specifies more than one preferred wiring direction for at least a region of a particular wiring layer. The method then uses the layout to fabricate the integrated circuit.

摘要翻译： 本发明的一些实施例提供一种集成电路芯片，该集成电路芯片具有基于允许至少特定布线层具有多于一个优选布线方向的布线模型的设计。 其他实施例提供了制造具有多个布线层的集成电路（“IC”）的方法。 该方法通过使用指定特定布线层的至少一个区域的多于一个优选布线方向的布线模型来指定IC的布局。 然后，该方法使用布局来制造集成电路。

公开(公告)号：US07003752B2

公开(公告)日：2006-02-21

申请号：US10335093

申请日：2002-12-31

申请人： Steven Teig ,  Jonathan Frankle ,  Etienne Jacques ,  Andrew Caldwell

发明人： Steven Teig ,  Jonathan Frankle ,  Etienne Jacques ,  Andrew Caldwell

IPC分类号： G06F17/50

CPC分类号： G06F17/5077

摘要： Some embodiments of the invention provide a method of routing nets in a region of a layout with multiple layers. The method defines a routing graph that has several of nodes on plurality of layers, where each node represents a sub-region on a layer. In the graph, there is a set of edges between the nodes on each layer. On one layer, there is at least one set of edges that are neither orthogonal nor parallel to a set of edges on another layer. The method uses this routing graph to identify routes.

摘要翻译： 本发明的一些实施例提供了在具有多个层的布局的区域中布线网络的方法。 该方法定义了在多个层上具有若干节点的路由图，其中每个节点表示层上的子区域。 在图中，每层上的节点之间有一组边。 在一层上，至少有一组边缘既不正交也不平行于另一层上的一组边缘。 该方法使用此路由图来标识路由。

公开(公告)号：US06988257B2

公开(公告)日：2006-01-17

申请号：US10334690

申请日：2002-12-31

申请人： Steven Teig ,  Jonathan Frankle ,  Etienne Jacques ,  Andrew Caldwell

发明人： Steven Teig ,  Jonathan Frankle ,  Etienne Jacques ,  Andrew Caldwell

IPC分类号： G06F17/50 ,  G06F9/45

CPC分类号： G06F17/5077

摘要： Some embodiments of the invention provide a method of defining a global route for a net in a region of a layout, where each net has a set of routable elements. The method partitions the region into several rectangular sub-regions. It then identifies a set of sub-regions that contain the routable elements of the net. Next, it defines a global route that connects the identified sub-regions, where the global route includes at least one non-Manhattan edge that crosses a boundary between two sub-regions at a non-vertex location.

摘要翻译： 本发明的一些实施例提供了一种在布局的区域中为网络定义全局路由的方法，其中每个网络具有一组可路由元件。 该方法将该区域划分为几个矩形子区域。 然后，它标识一组包含网络的可路由元素的子区域。 接下来，它定义了连接所识别的子区域的全局路由，其中​​全局路由包括穿过非顶点位置处的两个子区域之间的边界的至少一个非曼哈顿边缘。

公开(公告)号：US06996789B2

公开(公告)日：2006-02-07

申请号：US10335077

申请日：2002-12-31

申请人： Steven Teig ,  Jonathan Frankle ,  Etienne Jacques

发明人： Steven Teig ,  Jonathan Frankle ,  Etienne Jacques

IPC分类号： G06F17/50

CPC分类号： G06F17/5077 ,  G06F17/509

摘要： Some embodiments of the invention provide a method of searching for a path. The method identifies a set of source and target elements. It then performs a path search that iteratively identifying path expansions in order to identify a set of associated path expansions that connect the source and target elements. The method costs at least one expansion based on an exponential equation that has an exponent that includes a cost associated with the expansion.

摘要翻译： 本发明的一些实施例提供了一种搜索路径的方法。 该方法标识一组源元素和目标元素。 然后，它执行迭代地识别路径扩展的路径搜索，以便识别连接源和目标元素的一组相关联的路径扩展。 该方法基于具有包括与扩展相关联的成本的指数的指数方程来花费至少一个扩展。

公开(公告)号：US06892371B1

公开(公告)日：2005-05-10

申请号：US10230504

申请日：2002-08-28

申请人： Steven Teig ,  Etienne Jacques

发明人： Steven Teig ,  Etienne Jacques

IPC分类号： G06F17/50

CPC分类号： G06F17/5077

摘要： Some embodiments of the invention provide a method for generating a route for a net in an integrated circuit (“IC”) layout. The method receives a previously defined route. From the received route, it generates several constraining points for specifying a geometric route that is based on a particular wiring model. The method then uses the constraining points to generate a geometric route that traverses diagonal and Manhattan directions.

摘要翻译： 本发明的一些实施例提供了一种用于在集成电路（“IC”）布局中生成网路的方法。 该方法接收先前定义的路由。 从接收到的路由中，它生成几个约束点，用于指定基于特定布线模型的几何路由。 然后，该方法使用约束点来生成穿过对角线和曼哈顿方向的几何路线。