公开(公告)号：US07555635B2

公开(公告)日：2009-06-30

申请号：US11878737

申请日：2007-07-26

申请人： Sugako Ohtani ,  Hiroyuki Kondo

发明人： Sugako Ohtani ,  Hiroyuki Kondo

IPC分类号： G06F9/30

CPC分类号： G06F9/3001 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/325

摘要： A data processing device has an instruction decoder (1), a control logic unit (3), and ALU (4). The instruction decoder (1) decodes instruction codes of an arithmetic instruction. The control logic unit (3) detects the effective data width of operation data to be processed according to the decode result from the instruction decoder (1) and determines the number of cycles for the instruction execution corresponding to the effective data width. The ALU (4) executes the instruction with the number of cycles of the instruction execution determined by the control logic unit (3).

摘要翻译： 数据处理装置具有指令译码器（1），控制逻辑单元（3）和ALU（4）。 指令解码器（1）解码算术指令的指令代码。 控制逻辑单元（3）根据来自指令解码器（1）的解码结果检测要处理的操作数据的有效数据宽度，并根据有效数据宽度确定指令执行的周期数。 ALU（4）执行由控制逻辑单元（3）确定的指令执行的周期数的指令。

公开(公告)号：US20110238958A1

公开(公告)日：2011-09-29

申请号：US13113511

申请日：2011-05-23

申请人： Sugako OHTANI ,  Hiroyuki Kondo

发明人： Sugako OHTANI ,  Hiroyuki Kondo

IPC分类号： G06F9/302

CPC分类号： G06F9/3001 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/325

摘要： A data processing device has an instruction decoder, a control logic unit, and ALU. The instruction decoder decodes instruction codes of an arithmetic instruction. The control logic unit detects the effective data width of operation data to be processed according to the decode result from the instruction decoder and determines the number of cycles for the instruction execution corresponding to the effective, data width. The ALU executes the instruction with the number of cycles of the instruction execution determined by the control logic unit.

摘要翻译： 数据处理装置具有指令译码器，控制逻辑单元和ALU。 指令译码器解码算术指令的指令码。 控制逻辑单元根据来自指令解码器的解码结果检测要处理的操作数据的有效数据宽度，并确定与有效数据宽度对应的指令执行的周期数。 ALU以由控制逻辑单元确定的指令执行的周期数执行指令。

公开(公告)号：US07971037B2

公开(公告)日：2011-06-28

申请号：US12472193

申请日：2009-05-26

申请人： Sugako Ohtani ,  Hiroyuki Kondo

发明人： Sugako Ohtani ,  Hiroyuki Kondo

IPC分类号： G06F9/302

CPC分类号： G06F9/3001 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/325

摘要： A data processing device has an instruction decoder (1), a control logic unit (3), and ALU (4). The instruction decoder (1) decodes instruction codes of an arithmetic instruction. The control logic unit (3) detects the effective data width of operation data to be processed according to the decode result from the instruction decoder (1) and determines the number of cycles for the instruction execution corresponding to the effective data width. The ALU (4) executes the instruction with the number of cycles of the instruction execution determined by the control logic unit (3).

摘要翻译： 数据处理装置具有指令译码器（1），控制逻辑单元（3）和ALU（4）。 指令解码器（1）解码算术指令的指令代码。 控制逻辑单元（3）根据来自指令解码器（1）的解码结果检测要处理的操作数据的有效数据宽度，并根据有效数据宽度确定指令执行的周期数。 ALU（4）执行由控制逻辑单元（3）确定的指令执行的周期数的指令。

公开(公告)号：US08627046B2

公开(公告)日：2014-01-07

申请号：US13113511

申请日：2011-05-23

申请人： Sugako Ohtani ,  Hiroyuki Kondo

发明人： Sugako Ohtani ,  Hiroyuki Kondo

IPC分类号： G06F7/52

CPC分类号： G06F9/3001 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/325

摘要： A data processing device has an instruction decoder, a control logic unit, and ALU. The instruction decoder decodes instruction codes of an arithmetic instruction. The control logic unit detects the effective data width of operation data to be processed according to the decode result from the instruction decoder and determines the number of cycles for the instruction execution corresponding to the effective, data width. The ALU executes the instruction with the number of cycles of the instruction execution determined by the control logic unit.

摘要翻译： 数据处理装置具有指令译码器，控制逻辑单元和ALU。 指令译码器解码算术指令的指令码。 控制逻辑单元根据来自指令解码器的解码结果检测要处理的操作数据的有效数据宽度，并确定与有效数据宽度对应的指令执行的周期数。 ALU以由控制逻辑单元确定的指令执行的周期数执行指令。

公开(公告)号：US20090235058A1

公开(公告)日：2009-09-17

申请号：US12472193

申请日：2009-05-26

申请人： Sugako Ohtani ,  Hiroyuki Kondo

发明人： Sugako Ohtani ,  Hiroyuki Kondo

IPC分类号： G06F9/302

CPC分类号： G06F9/3001 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/325

摘要： A data processing device has an instruction decoder (1), a control logic unit (3), and ALU (4). The instruction decoder (1) decodes instruction codes of an arithmetic instruction. The control logic unit (3) detects the effective data width of operation data to be processed according to the decode result from the instruction decoder (1) and determines the number of cycles for the instruction execution corresponding to the effective data width. The ALU (4) executes the instruction with the number of cycles of the instruction execution determined by the control logic unit (3).

摘要翻译： 数据处理装置具有指令译码器（1），控制逻辑单元（3）和ALU（4）。 指令解码器（1）解码算术指令的指令代码。 控制逻辑单元（3）根据来自指令解码器（1）的解码结果检测要处理的操作数据的有效数据宽度，并根据有效数据宽度确定指令执行的周期数。 ALU（4）执行由控制逻辑单元（3）确定的指令执行的周期数的指令。

公开(公告)号：US07337302B2

公开(公告)日：2008-02-26

申请号：US10654927

申请日：2003-09-05

申请人： Sugako Ohtani ,  Hiroyuki Kondo

发明人： Sugako Ohtani ,  Hiroyuki Kondo

IPC分类号： G06F9/34

CPC分类号： G06F9/3001 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/325

摘要： A data processing device has an instruction decoder (1), a control logic unit (3), and ALU (4). The instruction decoder (1) decodes instruction codes of an arithmetic instruction. The control logic unit (3) detects the effective data width of operation data to be processed according to the decode result from the instruction decoder (1) and determines the number of cycles for the instruction execution corresponding to the effective data width. The ALU (4) executes the instruction with the number of cycles of the instruction execution determined by the control logic unit (3).

摘要翻译： 数据处理装置具有指令译码器（1），控制逻辑单元（3）和ALU（4）。 指令解码器（1）解码算术指令的指令代码。 控制逻辑单元（3）根据来自指令解码器（1）的解码结果检测要处理的操作数据的有效数据宽度，并根据有效数据宽度确定指令执行的周期数。 ALU（4）执行由控制逻辑单元（3）确定的指令执行的周期数的指令。

公开(公告)号：US20070271443A1

公开(公告)日：2007-11-22

申请号：US11878737

申请日：2007-07-26

申请人： Sugako Ohtani ,  Hiroyuki Kondo

发明人： Sugako Ohtani ,  Hiroyuki Kondo

IPC分类号： G06F9/30

CPC分类号： G06F9/3001 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/325

摘要： A data processing device has an instruction decoder (1), a control logic unit (3), and ALU (4). The instruction decoder (1) decodes instruction codes of an arithmetic instruction. The control logic unit (3) detects the effective data width of operation data to be processed according to the decode result from the instruction decoder (1) and determines the number of cycles for the instruction execution corresponding to the effective data width. The ALU (4) executes the instruction with the number of cycles of the instruction execution determined by the control logic unit (3).

摘要翻译： 数据处理装置具有指令译码器（1），控制逻辑单元（3）和ALU（4）。 指令解码器（1）解码算术指令的指令代码。 控制逻辑单元（3）根据来自指令解码器（1）的解码结果检测要处理的操作数据的有效数据宽度，并根据有效数据宽度确定指令执行的周期数。 ALU（4）执行由控制逻辑单元（3）确定的指令执行的周期数的指令。

公开(公告)号：US08344558B2

公开(公告)日：2013-01-01

申请号：US13390813

申请日：2011-03-23

申请人： Tomotaka Nishimoto ,  Kouichi Yabuki ,  Ikuo Yoshida ,  Hiroyuki Kondo

发明人： Tomotaka Nishimoto ,  Kouichi Yabuki ,  Ikuo Yoshida ,  Hiroyuki Kondo

IPC分类号： H01H9/54

CPC分类号： H05K13/08 ,  Y10T307/25 ,  Y10T307/944

摘要： A power supply control method of a production system including a first unit and a second unit includes: starting power supply for operation of the second unit in accordance with a signal acquired according to an operation status of the first unit (S41); starting the operation by the second unit after the start of the power supply (S44); acquiring stop time information indicating time from when the operation ends to when a next operation of the second unit starts (S22); determining, based on the acquired stop time information, whether or not to stop the power supply after the started operation ends (S24); and stopping the power supply when it is determined to stop the power supply (S48).

摘要翻译： 包括第一单元和第二单元的生产系统的电源控制方法包括：根据根据第一单元的操作状态获取的信号来启动第二单元的操作电源（S41）; 在电源开始之后由第二单元开始操作（S44）; 获取指示从操作结束到第二单元的下一操作开始的时间的停止时间信息（S22）; 基于获取的停止时间信息确定在开始操作结束后是否停止电源（S24）; 并且当确定停止电源时停止电源（S48）。

公开(公告)号：US20100299751A1

公开(公告)日：2010-11-25

申请号：US12783252

申请日：2010-05-19

申请人： Sugako OTANI ,  Hiroyuki Kondo

发明人： Sugako OTANI ,  Hiroyuki Kondo

IPC分类号： G06F12/14 ,  G06F9/30

CPC分类号： G06F9/30123 ,  G06F9/30054 ,  G06F9/30138 ,  G06F9/30189 ,  G06F9/3861

摘要： A control unit controls execution of an instruction according to a decode result of an instruction code. A GRA register stores an access attribute for each of the plurality of general-purpose registers. A mode storage unit stores modes for controlling an operation of a CPU. When the control unit makes a request for access to the general-purpose register, register access allowance determining circuit determines whether the access to the general-purpose register in question is to be allowed or not, depending on the access attribute stored in the GRA register and the mode stored in the mode storage unit. Therefore, the number of the general-purpose registers used corresponding to the mode can be changed, and efficiency of use of the general-purpose registers can be optimized.

摘要翻译： 控制单元根据指令代码的解码结果控制指令的执行。 GRA寄存器存储多个通用寄存器中的每一个的访问属性。 模式存储单元存储用于控制CPU的操作的模式。 当控制单元请求访问通用寄存器时，寄存器访问允许确定电路根据存储在GRA寄存器中的访问属性来确定是否允许访问通用寄存器 以及存储在模式存储单元中的模式。 因此，可以改变与模式对应使用的通用寄存器的数量，并且可以优化通用寄存器的使用效率。

公开(公告)号：US07787750B2

公开(公告)日：2010-08-31

申请号：US10521751

申请日：2004-03-31

申请人： Hiroyuki Kondo ,  Kojiro Kawasaki

发明人： Hiroyuki Kondo ,  Kojiro Kawasaki

IPC分类号： H04N5/91 ,  H04N7/00

CPC分类号： H04N21/4334 ,  H04N5/765 ,  H04N5/782 ,  H04N21/47214 ,  H04N21/4821 ,  H04N21/4882

摘要： In an information recording/reproduction apparatus (Arp), a preprogrammed recording specifying unit (1, As) specifies a date of distribution, a time of distribution, and a distribution source of information as well as an information recording unit (BD). Further, a preprogrammed recording setting displaying unit (8) displays a preprogrammed recording setting (As) on a two dimensional matrix (7), and a preprogrammed recording setting specifying unit (20) specifies each (8) preprogrammed recording setting (As) displayed on the two dimensional matrix. In addition, a preprogrammed recording setting displaying unit (30) displays the specified preprogrammed recording setting (As), and the preprogrammed recording setting editing unit (30) edits the preprogrammed recording setting (As).

摘要翻译： 在信息记录/再现装置（Arp）中，预编程记录指定单元（1，As）指定分发日期，分发时间和信息分发源以及信息记录单元（BD）。 此外，预编程记录设置显示单元（8）在二维矩阵（7）上显示预编程记录设置（As），并且预编程记录设置指定单元（20）指定显示的每个（8）预编程记录设置（As） 在二维矩阵上。 此外，预编程记录设置显示单元（30）显示指定的预编程记录设置（As），并且预编程记录设置编辑单元（30）编辑预编程的记录设置（As）。