公开(公告)号：US20090203178A1

公开(公告)日：2009-08-13

申请号：US12385496

申请日：2009-04-09

申请人： Na-Young Kim ,  Chang-Woo Oh ,  Sung-Hwan Kim ,  Yong-Lack Choi

发明人： Na-Young Kim ,  Chang-Woo Oh ,  Sung-Hwan Kim ,  Yong-Lack Choi

IPC分类号： H01L21/336

CPC分类号： H01L27/11568 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/78648 ,  H01L29/7923

摘要： A example embodiment may provide a memory device that may include an active pattern on a semiconductor substrate, a first charge trapping layer pattern on the active pattern, a first gate electrode on the first charge trapping layer pattern, a second charge trapping layer pattern on a sidewall of the active pattern in a first direction, a second gate electrode on the second charge trapping layer pattern in the first direction, and/or a source/drain region in the active pattern. The memory device may have improved integration by forming a plurality of charge trapping layer patterns on the same active pattern.

公开(公告)号：US20080124893A1

公开(公告)日：2008-05-29

申请号：US11772341

申请日：2007-07-02

申请人： Sung-Hwan Kim ,  Chang-Woo Oh ,  Yong-Lack Choi ,  Na-Young Kim

发明人： Sung-Hwan Kim ,  Chang-Woo Oh ,  Yong-Lack Choi ,  Na-Young Kim

IPC分类号： H01L21/762

CPC分类号： H01L21/3081 ,  H01L21/76224 ,  H01L21/823456 ,  H01L21/823481 ,  H01L27/11573 ,  H01L29/66795 ,  H01L29/785

摘要： In a method of manufacturing a semiconductor device including a planar type transistor and a fin type transistor, a substrate having a first region and a second region is partially to form an isolation trench defining an isolation region and an active region. An insulation layer liner is formed on sidewalls of the isolation trench in the first region and the second region. An isolation layer fills an inner portion of the isolation trench. The insulation layer liner is partially removed to expose an upper surface of the substrate in the gate region of the first region, and an upper surface and sidewalls of the substrate in the gate region of the second region. A gate oxide layer and a gate electrode are formed on the exposed substrate.

摘要翻译： 在制造包括平面型晶体管和鳍式晶体管的半导体器件的方法中，具有第一区域和第二区域的衬底部分地形成限定隔离区域和有源区域的隔离沟槽。 绝缘层衬垫形成在第一区域和第二区域中的隔离沟槽的侧壁上。 隔离层填充隔离沟槽的内部。 部分去除绝缘层衬垫以暴露第一区域的栅极区域中的衬底的上表面，以及在第二区域的栅极区域中的衬底的上表面和侧壁。 在暴露的基板上形成栅氧化层和栅电极。

公开(公告)号：US07816228B2

公开(公告)日：2010-10-19

申请号：US11772341

申请日：2007-07-02

申请人： Sung-Hwan Kim ,  Chang-Woo Oh ,  Yong-Lack Choi ,  Na-Young Kim

发明人： Sung-Hwan Kim ,  Chang-Woo Oh ,  Yong-Lack Choi ,  Na-Young Kim

IPC分类号： H01L21/76

CPC分类号： H01L21/3081 ,  H01L21/76224 ,  H01L21/823456 ,  H01L21/823481 ,  H01L27/11573 ,  H01L29/66795 ,  H01L29/785

摘要： In a method of manufacturing a semiconductor device including a planar type transistor and a fin type transistor, a substrate having a first region and a second region is partially to form an isolation trench defining an isolation region and an active region. An insulation layer liner is formed on sidewalls of the isolation trench in the first region and the second region. An isolation layer fills an inner portion of the isolation trench. The insulation layer liner is partially removed to expose an upper surface of the substrate in the gate region of the first region, and an upper surface and sidewalls of the substrate in the gate region of the second region. A gate oxide layer and a gate electrode are formed on the exposed substrate.

摘要翻译： 在制造包括平面型晶体管和鳍式晶体管的半导体器件的方法中，具有第一区域和第二区域的衬底部分地形成限定隔离区域和有源区域的隔离沟槽。 绝缘层衬垫形成在第一区域和第二区域中的隔离沟槽的侧壁上。 隔离层填充隔离沟槽的内部。 部分去除绝缘层衬垫以暴露第一区域的栅极区域中的衬底的上表面，以及在第二区域的栅极区域中的衬底的上表面和侧壁。 在暴露的基板上形成栅氧化层和栅电极。

公开(公告)号：US07799629B2

公开(公告)日：2010-09-21

申请号：US12385496

申请日：2009-04-09

申请人： Na-Young Kim ,  Chang-Woo Oh ,  Sung-Hwan Kim ,  Yong-Lack Choi

发明人： Na-Young Kim ,  Chang-Woo Oh ,  Sung-Hwan Kim ,  Yong-Lack Choi

IPC分类号： H01L21/8238

CPC分类号： H01L27/11568 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/78648 ,  H01L29/7923

摘要： A example embodiment may provide a memory device that may include an active pattern on a semiconductor substrate, a first charge trapping layer pattern on the active pattern, a first gate electrode on the first charge trapping layer pattern, a second charge trapping layer pattern on a sidewall of the active pattern in a first direction, a second gate electrode on the second charge trapping layer pattern in the first direction, and/or a source/drain region in the active pattern. The memory device may have improved integration by forming a plurality of charge trapping layer patterns on the same active pattern.

摘要翻译： 示例性实施例可以提供一种存储器件，其可以包括半导体衬底上的有源图案，有源图案上的第一电荷俘获层图案，第一电荷俘获层图案上的第一栅电极，第一电荷俘获层图案 在第一方向上的有源图案的侧壁，在第一方向上的第二电荷俘获层图案上的第二栅极电极和/或有源图案中的源极/漏极区域。 存储器件可以通过在相同的有源图案上形成多个电荷俘获层图案来改善整合。

公开(公告)号：US07535051B2

公开(公告)日：2009-05-19

申请号：US11652552

申请日：2007-01-12

申请人： Na-Young Kim ,  Chang-Woo Oh ,  Sung-Hwan Kim ,  Yong-Lack Choi

发明人： Na-Young Kim ,  Chang-Woo Oh ,  Sung-Hwan Kim ,  Yong-Lack Choi

IPC分类号： H01L29/94

CPC分类号： H01L27/11568 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/78648 ,  H01L29/7923

摘要： A example embodiment may provide a memory device that may include an active pattern on a semiconductor substrate, a first charge trapping layer pattern on the active pattern, a first gate electrode on the first charge trapping layer pattern, a second charge trapping layer pattern on a sidewall of the active pattern in a first direction, a second gate electrode on the second charge trapping layer pattern in the first direction, and/or a source/drain region in the active pattern. The memory device may have improved integration by forming a plurality of charge trapping layer patterns on the same active pattern.

摘要翻译： 示例性实施例可以提供一种存储器件，其可以包括半导体衬底上的有源图案，有源图案上的第一电荷俘获层图案，第一电荷俘获层图案上的第一栅电极，第一电荷俘获层图案 在第一方向上的有源图案的侧壁，在第一方向上的第二电荷俘获层图案上的第二栅极电极和/或有源图案中的源极/漏极区域。 存储器件可以通过在相同的有源图案上形成多个电荷俘获层图案来改善整合。

公开(公告)号：US20080096351A1

公开(公告)日：2008-04-24

申请号：US11652552

申请日：2007-01-12

申请人： Na-Young Kim ,  Chang-Woo Oh ,  Sung-Hwan Kim ,  Yong-Lack Choi

发明人： Na-Young Kim ,  Chang-Woo Oh ,  Sung-Hwan Kim ,  Yong-Lack Choi

IPC分类号： H01L21/336

CPC分类号： H01L27/11568 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/78648 ,  H01L29/7923

摘要： A example embodiment may provide a memory device that may include an active pattern on a semiconductor substrate, a first charge trapping layer pattern on the active pattern, a first gate electrode on the first charge trapping layer pattern, a second charge trapping layer pattern on a sidewall of the active pattern in a first direction, a second gate electrode on the second charge trapping layer pattern in the first direction, and/or a source/drain region in the active pattern. The memory device may have improved integration by forming a plurality of charge trapping layer patterns on the same active pattern.

摘要翻译： 示例性实施例可以提供一种存储器件，其可以包括半导体衬底上的有源图案，有源图案上的第一电荷俘获层图案，第一电荷俘获层图案上的第一栅电极，第一电荷俘获层图案 在第一方向上的有源图案的侧壁，在第一方向上的第二电荷俘获层图案上的第二栅极电极和/或有源图案中的源极/漏极区域。 存储器件可以通过在相同的有源图案上形成多个电荷俘获层图案来改善整合。

公开(公告)号：US09542882B2

公开(公告)日：2017-01-10

申请号：US13305816

申请日：2011-11-29

申请人： Ki-Nyeng Kang ,  Na-Young Kim ,  Wang-Jo Lee ,  In-Ho Choi ,  Yong-Sung Park

发明人： Ki-Nyeng Kang ,  Na-Young Kim ,  Wang-Jo Lee ,  In-Ho Choi ,  Yong-Sung Park

IPC分类号： G09G3/32 ,  H01L27/32

CPC分类号： G09G3/3225 ,  H01L27/3276 ,  H01L27/3279

摘要： An organic light emitting diode display includes: a panel; a data driver connected to a data line formed on the panel; a gate driver crossing the data line in an insulated manner and connected to gate lines formed on the panel; an input line for receiving clock signals from the outside; a first connecting line electrically connected to the input line to supply the clock signal to the gate driver; a second connecting line electrically connected to the input line; and a third connecting line extended from the second connecting line to electrically connect the second connecting line and the first connecting line.

摘要翻译： 有机发光二极管显示器包括：面板; 连接到形成在面板上的数据线的数据驱动器; 栅极驱动器以绝缘方式跨越数据线并连接到形成在面板上的栅极线; 用于从外部接收时钟信号的输入线; 电连接到所述输入线以将所述时钟信号提供给所述栅极驱动器的第一连接线; 电连接到输入线的第二连接线; 以及从所述第二连接线延伸的第三连接线，以电连接所述第二连接线和所述第一连接线。

公开(公告)号：US09406729B2

公开(公告)日：2016-08-02

申请号：US13611901

申请日：2012-09-12

申请人： Guang hai Jin ,  Jae-Beom Choi ,  Kwan-Wook Jung ,  June-Woo Lee ,  Moo-Jin Kim ,  Na-Young Kim

发明人： Guang hai Jin ,  Jae-Beom Choi ,  Kwan-Wook Jung ,  June-Woo Lee ,  Moo-Jin Kim ,  Na-Young Kim

IPC分类号： H01L51/00 ,  H01L27/32 ,  H01L51/52

CPC分类号： H01L27/3248 ,  H01L27/3244 ,  H01L27/3258 ,  H01L27/3276 ,  H01L51/5203 ,  H01L2227/323 ,  H01L2251/568

摘要： An organic light emitting diode (OLED) display includes a light-emitting region including an organic emission layer and a non-light-emitting region neighboring the light-emitting region. The OLED display includes a first electrode positioned at the light-emitting region and including a plurality of division regions divided according to a virtual cutting line crossing the light-emitting region, an organic emission layer positioned on the first electrode, a second electrode positioned on the organic emission layer, a driving thin film transistor connected to the first electrode, and a plurality of input terminals positioned at the non-light-emitting region and respectively connecting between each of division regions and the driving thin film transistor.

摘要翻译： 有机发光二极管（OLED）显示器包括包括有机发射层和与发光区域相邻的非发光区域的发光区域。 OLED显示器包括位于发光区域的第一电极，并且包括根据与发光区域交叉的虚拟切割线划分的多个分割区域，位于第一电极上的有机发射层，位于第一电极上的第二电极 有机发射层，连接到第一电极的驱动薄膜晶体管和位于非发光区域并分别连接在每个分割区域和驱动薄膜晶体管之间的多个输入端子。

公开(公告)号：US08866706B2

公开(公告)日：2014-10-21

申请号：US13075123

申请日：2011-03-29

申请人： Ki-Nyeng Kang ,  Na-Young Kim ,  Yong-Sung Park

发明人： Ki-Nyeng Kang ,  Na-Young Kim ,  Yong-Sung Park

IPC分类号： G09G3/30 ,  G06F3/038 ,  H01J29/10 ,  H01J1/62 ,  G09G3/10 ,  H01L51/52 ,  H01L27/32

CPC分类号： H01L27/329 ,  H01L27/3223 ,  H01L27/3248 ,  H01L51/5212

摘要： An organic electroluminescent display device capable of improving yield by preventing voltage drop of a power supply wire and a manufacturing method of the same. An organic electroluminescent display device according to an exemplary embodiment of the present invention includes: a plurality of sub-pixels defined by an active area displaying an image and an inactive area other than the active area; a driving switching element formed in the inactive area of the sub-pixel to supply driving current; and a power supply wire supplying power to the sub-pixel, wherein the power supply wire includes a first power supply wire extending in a vertical direction at one portion of a long side of the sub-pixel, a dummy power supply wire disposed on the first power supply wire and electrically connected with the first power supply wire, and a second power supply wire extending in a horizontal direction at one portion of a short side of the sub-pixel.

摘要翻译： 一种能够通过防止电源线的电压降而提高产量的有机电致发光显示装置及其制造方法。 根据本发明的示例性实施例的有机电致发光显示装置包括：由显示图像的有源区域和除了有效区域之外的非活动区域定义的多个子像素; 驱动开关元件，其形成在所述子像素的无效区域中以提供驱动电流; 以及向所述子像素供电的电源线，其中所述电源线包括在所述子像素的长边的一部分处沿垂直方向延伸的第一电源线，设置在所述子像素的长边侧的虚拟电源线 所述第一电源线与所述第一电源线电连接，以及在所述子像素的短边的一部分处沿水平方向延伸的第二电源线。

公开(公告)号：US20120105412A1

公开(公告)日：2012-05-03

申请号：US13228727

申请日：2011-09-09

申请人： Ki-Nyeng Kang ,  Na-Young Kim

发明人： Ki-Nyeng Kang ,  Na-Young Kim

IPC分类号： G09G5/00

CPC分类号： G09G3/3233 ,  G09G2300/0426 ,  G09G2300/0852 ,  G09G2300/0861 ,  G09G2320/0233

摘要： An organic light emitting display capable of substantially preventing IR drop of a power source wiring line and coupling of data lines is disclosed. In one aspect, the organic light emitting display includes pairs of data lines between adjacent sub-pixels. The data lines are arranged to run parallel with a coupling blocking wiring line provided between each pair.

摘要翻译： 公开了能够基本上防止电源布线的IR降和数据线的耦合的有机发光显示器。 在一个方面，有机发光显示器包括相邻子像素之间的数据线对。 数据线被布置为与每对之间提供的耦合阻挡布线平行地行进。