公开(公告)号：US20050270297A1

公开(公告)日：2005-12-08

申请号：US10864914

申请日：2004-06-08

申请人： Tarjinder Munday ,  Shirish Gadre ,  Jean Kao ,  Edward Paluch

发明人： Tarjinder Munday ,  Shirish Gadre ,  Jean Kao ,  Edward Paluch

IPC分类号： G06F15/16 ,  G06F15/167 ,  G06F15/80 ,  G06T1/20

CPC分类号： G09G5/14 ,  G09G5/397 ,  G09G2340/125 ,  G09G2360/128

摘要： A system and method for rendering multiple windows across multiple display planes utilizing a sliced rendering data pathway architecture for achieving a highly area efficient design of the graphics display system. Windows across multiple display planes are rendered from direct memory access fetch engines retrieving pixel data from memory. Rendering data pathways are shared between direct memory access fetch engines directed to a single display plane. Furthermore, the rendering data pathways can be time sliced wherein data from multiple planes are time multiplexed through the rendering pathway. The invention allows creating a graphical engine with a lower gate count than conventional circuits. The resultant system is modular and scalable, while being customizable from lower power applications to HDTV sets.

摘要翻译： 利用用于实现图形显示系统的高度区域有效设计的切片渲染数据路径架构，在多个显示平面上渲染多个窗口的系统和方法。 通过直接存储器访问提取引擎从多个显示平面上的Windows呈现从内存中检索像素数据。 渲染数据路径在定向到单个显示平面的直接存储器访问提取引擎之间共享。 此外，渲染数据路径可以被时间分片，其中来自多个平面的数据通过渲染路径被时间复用。 本发明允许创建具有比常规电路更低的栅极数的图形引擎。 所得到的系统是模块化和可扩展的，同时可以从低功耗应用程序定制到高清电视机。

公开(公告)号：US06922770B2

公开(公告)日：2005-07-26

申请号：US10446333

申请日：2003-05-27

申请人： Venkatachalam Shanmugasundaram ,  Edward Paluch ,  Shirish Gadre ,  Jean Kao

发明人： Venkatachalam Shanmugasundaram ,  Edward Paluch ,  Shirish Gadre ,  Jean Kao

IPC分类号： G06F12/00 ,  G06F12/10 ,  G06F13/16

CPC分类号： G06F13/1621 ,  G06F2213/0038

摘要： Embodiments of the present invention provide a memory controller comprising a front-end module, a back-end module communicatively coupled to the front-end module, and a physical interface module communicatively coupled to the back-end module. The front-end module generates a plurality of page packets from a plurality of received memory commands, wherein the order of receipt of said memory commands is preserved. The back-end module dynamically issues a next one of the plurality of page packets while issuing a current one of the plurality of page packets. The physical interface module causes a plurality of transfers according to the dynamically issued current one and next one of the plurality of page packets.

摘要翻译： 本发明的实施例提供了一种存储器控制器，其包括前端模块，通信地耦合到前端模块的后端模块以及通信地耦合到后端模块的物理接口模块。 前端模块从多个接收到的存储器命令生成多个页面包，其中保存所述存储器命令的接收顺序。 后端模块在发布多个页面分组中的当前页面分组的同时动态地发出多个页面分组中的下一个分组。 物理接口模块根据多个页面分组中的动态发布的当前一个和下一个页面进行多个传输。