利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.011 秒)

    Time sliced architecture for graphics display system
    2.
    发明申请
    Time sliced architecture for graphics display system 审中-公开
    图形显示系统的时间片式架构

    公开(公告)号：US20050270297A1

    公开(公告)日：2005-12-08

    申请号：US10864914

    申请日：2004-06-08

    申请人： Tarjinder Munday ,  Shirish Gadre ,  Jean Kao ,  Edward Paluch

    发明人： Tarjinder Munday ,  Shirish Gadre ,  Jean Kao ,  Edward Paluch

    IPC分类号： G06F15/16 ,  G06F15/167 ,  G06F15/80 ,  G06T1/20

    CPC分类号： G09G5/14 ,  G09G5/397 ,  G09G2340/125 ,  G09G2360/128

    摘要： A system and method for rendering multiple windows across multiple display planes utilizing a sliced rendering data pathway architecture for achieving a highly area efficient design of the graphics display system. Windows across multiple display planes are rendered from direct memory access fetch engines retrieving pixel data from memory. Rendering data pathways are shared between direct memory access fetch engines directed to a single display plane. Furthermore, the rendering data pathways can be time sliced wherein data from multiple planes are time multiplexed through the rendering pathway. The invention allows creating a graphical engine with a lower gate count than conventional circuits. The resultant system is modular and scalable, while being customizable from lower power applications to HDTV sets.

    摘要翻译： 利用用于实现图形显示系统的高度区域有效设计的切片渲染数据路径架构，在多个显示平面上渲染多个窗口的系统和方法。 通过直接存储器访问提取引擎从多个显示平面上的Windows呈现从内存中检索像素数据。 渲染数据路径在定向到单个显示平面的直接存储器访问提取引擎之间共享。 此外，渲染数据路径可以被时间分片，其中来自多个平面的数据通过渲染路径被时间复用。 本发明允许创建具有比常规电路更低的栅极数的图形引擎。 所得到的系统是模块化和可扩展的，同时可以从低功耗应用程序定制到高清电视机。

    Method and apparatus for controlling at least one set-top box
    3.
    发明授权
    Method and apparatus for controlling at least one set-top box 有权
    用于控制至少一个机顶盒的方法和装置

    公开(公告)号：US07484234B1

    公开(公告)日：2009-01-27

    申请号：US09558410

    申请日：2000-04-24

    申请人： Kurt Heaton ,  Alan Waterman ,  Jean Kao

    发明人： Kurt Heaton ,  Alan Waterman ,  Jean Kao

    IPC分类号： H04N7/18 ,  H04N5/44 ,  H04N5/95

    CPC分类号： H04N5/4403 ,  H04N5/44582 ,  H04N21/42204 ,  H04N21/443 ,  H04N2005/4423 ,  H04N2005/4444

    摘要： A method and apparatus for providing control of a set-top box through IR blasting control by a system containing at least one computer is discussed. The system is coupled to a mass storage system. The system includes an IR control database that resides on the mass storage system. The IR control database contains at least one IR control entry and an IR control packet. The IR control packet is generated from a first IR control entry of the IR control database. The system controls a set-top box by serial transmission of the IR control packet.

    摘要翻译： 讨论了一种通过包含至少一台计算机的系统通过IR爆破控制来提供机顶盒控制的方法和装置。 该系统耦合到大容量存储系统。 该系统包括驻留在大容量存储系统上的IR控制数据库。 IR控制数据库包含至少一个IR控制条目和IR控制数据包。 IR控制数据包是从IR控制数据库的第一个IR控制条目生成的。 系统通过IR控制包的串行传输来控制机顶盒。

    Multimedia time warping system
    5.
    发明申请
    Multimedia time warping system 审中-公开
    多媒体时间扭曲系统

    公开(公告)号：US20070230921A1

    公开(公告)日：2007-10-04

    申请号：US11725909

    申请日：2007-03-19

    申请人： James Barton ,  Roderick McInnis ,  Alan Moskowitz ,  Andrew Goodman ,  Ching Chow ,  Jean Kao

    发明人： James Barton ,  Roderick McInnis ,  Alan Moskowitz ,  Andrew Goodman ,  Ching Chow ,  Jean Kao

    IPC分类号： H04N5/76

    CPC分类号： H04N5/76 ,  G11B20/10527 ,  G11B2020/1062 ,  H04N5/781 ,  H04N5/85 ,  H04N9/7921 ,  H04N9/8042 ,  H04N9/8063 ,  H04N9/8205 ,  H04N9/8233 ,  H04N9/8715

    摘要： A multimedia time warping system allows a user to store selected multimedia data streams while the user is simultaneously watching or reviewing other multimedia data. Data streams are converted to digital streams for internal transfer and manipulation. A parser and event buffer decouple the CPU from having to parse the digital stream. Video segments are stored on a storage device and when data is requested for display, its video segments are extracted from the storage device and sent to a decoder that converts them into display output signals and delivers the display output signals to a display.

    摘要翻译： 多媒体时间扭曲系统允许用户存储选定的多媒体数据流，同时用户同时观看或查看其他多媒体数据。 数据流被转换为数字流，用于内部传输和操纵。 解析器和事件缓冲器使CPU不必解析数字流。 视频段存储在存储设备上，并且当数据被请求显示时，其视频段从存储设备中提取并发送到解码器，将其转换成显示输出信号并将显示输出信号传送到显示器。

    Memory controller providing dynamic arbitration of memory commands
    6.
    发明授权
    Memory controller providing dynamic arbitration of memory commands 失效
    存储器控制器提供存储器命令的动态仲裁

    公开(公告)号：US06922770B2

    公开(公告)日：2005-07-26

    申请号：US10446333

    申请日：2003-05-27

    申请人： Venkatachalam Shanmugasundaram ,  Edward Paluch ,  Shirish Gadre ,  Jean Kao

    发明人： Venkatachalam Shanmugasundaram ,  Edward Paluch ,  Shirish Gadre ,  Jean Kao

    IPC分类号： G06F12/00 ,  G06F12/10 ,  G06F13/16

    CPC分类号： G06F13/1621 ,  G06F2213/0038

    摘要： Embodiments of the present invention provide a memory controller comprising a front-end module, a back-end module communicatively coupled to the front-end module, and a physical interface module communicatively coupled to the back-end module. The front-end module generates a plurality of page packets from a plurality of received memory commands, wherein the order of receipt of said memory commands is preserved. The back-end module dynamically issues a next one of the plurality of page packets while issuing a current one of the plurality of page packets. The physical interface module causes a plurality of transfers according to the dynamically issued current one and next one of the plurality of page packets.

    摘要翻译： 本发明的实施例提供了一种存储器控制器，其包括前端模块，通信地耦合到前端模块的后端模块以及通信地耦合到后端模块的物理接口模块。 前端模块从多个接收到的存储器命令生成多个页面包，其中保存所述存储器命令的接收顺序。 后端模块在发布多个页面分组中的当前页面分组的同时动态地发出多个页面分组中的下一个分组。 物理接口模块根据多个页面分组中的动态发布的当前一个和下一个页面进行多个传输。