公开(公告)号：US20060231924A1

公开(公告)日：2006-10-19

申请号：US11169444

申请日：2005-06-29

申请人： Thomas Adam ,  Kevin Chan ,  Alvin Joseph ,  Marwan Khater ,  Qizhi Liu ,  Beth Rainey ,  Kathryn Schonenberg

发明人： Thomas Adam ,  Kevin Chan ,  Alvin Joseph ,  Marwan Khater ,  Qizhi Liu ,  Beth Rainey ,  Kathryn Schonenberg

IPC分类号： H01L21/331 ,  H01L27/082 ,  H01L27/102 ,  H01L31/11

CPC分类号： H01L29/7378 ,  H01L29/1004 ,  H01L29/66242 ,  H01L29/66287

摘要： The invention includes methods of fabricating a bipolar transistor that adds a silicon germanium (SiGe) layer or a third insulator layer of, e.g., high pressure oxide (HIPOX), atop an emitter cap adjacent the intrinsic base prior to forming a link-up layer. This addition allows for removal of the link-up layer using wet etch chemistries to remove the excess SiGe or third insulator layer formed atop the emitter cap without using oxidation. In this case, an oxide section (formed by deposition of an oxide or segregation of the above-mentioned HIPOX layer) and nitride spacer can be used to form the emitter-base isolation. The invention results in lower thermal cycle, lower stress levels, and more control over the emitter cap layer thickness, which are drawbacks of the first embodiment. The invention also includes the resulting bipolar transistor structure.

摘要翻译： 本发明包括制造双极晶体管的方法，该双极晶体管在形成连接层之前，将硅锗（SiGe）层或例如高压氧化物（HIPOX）的第三绝缘体层与邻近本征基极的发射极帽顶上相加 。 该添加允许使用湿蚀刻化学去除连接层，以去除在不使用氧化的情况下形成在发射极帽顶上的多余SiGe或第三绝缘体层。 在这种情况下，可以使用氧化物部分（通过沉积氧化物或上述HIPOX层的分离）和氮化物间隔物形成发射极 - 基极隔离。 本发明导致较低的热循环，较低的应力水平和对发射极盖层厚度的更多控制，这是第一实施例的缺点。 本发明还包括所得到的双极晶体管结构。

公开(公告)号：US20050151225A1

公开(公告)日：2005-07-14

申请号：US10904482

申请日：2004-11-12

申请人： Thomas Adam ,  Kevin Chan ,  Alvin Joseph ,  Marwan Khater ,  Qizhi Liu ,  Beth Rainey ,  Kathryn Schonenberg

发明人： Thomas Adam ,  Kevin Chan ,  Alvin Joseph ,  Marwan Khater ,  Qizhi Liu ,  Beth Rainey ,  Kathryn Schonenberg

IPC分类号： H01L21/331 ,  H01L29/10

CPC分类号： H01L29/7378 ,  H01L29/1004 ,  H01L29/66242 ,  H01L29/66287

摘要： The invention includes methods of fabricating a bipolar transistor that adds a silicon germanium (SiGe) layer or a third insulator layer of, e.g., high pressure oxide (HIPOX), atop an emitter cap adjacent the intrinsic base prior to forming a link-up layer. This addition allows for removal of the link-up layer using wet etch chemistries to remove the excess SiGe or third insulator layer formed atop the emitter cap without using oxidation. In this case, an oxide section (formed by deposition of an oxide or segregation of the above-mentioned HIPOX layer) and nitride spacer can be used to form the emitter-base isolation. The invention results in lower thermal cycle, lower stress levels, and more control over the emitter cap layer thickness, which are drawbacks of the first embodiment. The invention also includes the resulting bipolar transistor structure.

摘要翻译： 本发明包括制造双极晶体管的方法，该双极晶体管在形成连接层之前，将硅锗（SiGe）层或例如高压氧化物（HIPOX）的第三绝缘体层与邻近本征基极的发射极帽顶上相加 。 该添加允许使用湿蚀刻化学去除连接层，以去除在不使用氧化的情况下形成在发射极帽顶上的多余SiGe或第三绝缘体层。 在这种情况下，可以使用氧化物部分（通过沉积氧化物或上述HIPOX层的分离）和氮化物间隔物形成发射极 - 基极隔离。 本发明导致较低的热循环，较低的应力水平和对发射极盖层厚度的更多控制，这是第一实施例的缺点。 本发明还包括所得到的双极晶体管结构。

公开(公告)号：US20060154423A1

公开(公告)日：2006-07-13

申请号：US10538911

申请日：2002-12-19

申请人： David Fried ,  Edward Nowak ,  Beth Rainey

发明人： David Fried ,  Edward Nowak ,  Beth Rainey

IPC分类号： H01L21/336

CPC分类号： H01L29/785 ,  H01L29/66795

摘要： Methods for forming a spacer (44) for a first structure (24, 124), such as a gate structure of a FinFET, and at most a portion of a second structure (14), such as a fin, without detrimentally altering the second structure. The methods generate a first structure (24) having a top portion (30, 130) that overhangs an electrically conductive lower portion (32, 132) and a spacer (44) under the overhang (40, 140). The overhang (40, 140) may be removed after spacer processing. Relative to a FinFET, the overhang protects parts of the fin (14) such as regions adjacent and under the gate structure (24, 124), and allows for exposing sidewalls of the fin (14) to other processing such as selective silicon growth and implantation. As a result, the methods allow sizing of the fin (14) and construction of the gate structure (24, 124) and spacer without detrimentally altering (e.g., eroding by forming a spacer thereon) the fin (14) during spacer processing. A FinFET (100) including a gate structure (24, 124) and spacer (44) is also disclosed.

摘要翻译： 用于形成用于第一结构（24,124）的间隔物（44）的方法，诸如FinFET的栅极结构，以及至少一部分第二结构（14）的一部分，例如翅片，而不会有害地改变第二结构 结构体。 该方法产生第一结构（24），该第一结构（24）具有突出在导电下部（32,132）之下的顶部（30,130）和在突出部（40,140）下方的间隔物（44）。 间隔物处理后，可以移除悬垂物（40,140）。 相对于FinFET，突出端保护翅片（14）的部分，例如在栅极结构（24,124）附近和下方的区域，并且允许将鳍片（14）的侧壁暴露于诸如选择性硅生长的其它处理，以及 植入。 结果，这些方法允许翅片（14）的尺寸和栅极结构（24,124）和间隔物的结构，而不会在间隔物处理期间有害地改变（例如，通过在其上形成隔离物的侵蚀）翅片（14）。 还公开了包括栅极结构（24,124）和间隔物（44）的FinFET（100）。