利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

29 条记录 (耗时 0.033 秒)

    Circuit arrangement for signal pick-up and signal generation and method for operating this circuit arrangement
    7.
    发明授权
    Circuit arrangement for signal pick-up and signal generation and method for operating this circuit arrangement 有权
    用于信号拾取和信号产生的电路布置以及用于操作该电路装置的方法

    公开(公告)号：US08750294B2

    公开(公告)日：2014-06-10

    申请号：US12669692

    申请日：2008-08-08

    申请人： Stephen Schmitt ,  Juergen Hanisch

    发明人： Stephen Schmitt ,  Juergen Hanisch

    IPC分类号： H04L12/50 ,  H04Q11/00 ,  G06F13/14

    CPC分类号： G06F1/04

    摘要： A circuit arrangement for signal pick-up and signal generation and a method for operating this circuit arrangement. The circuit has at least one timer module for providing a time basis to a plurality of time control modules connected to it, and has a time routing unit, which is connected to it for the interconnection of the named modules and their signals.

    摘要翻译： 用于信号拾取和信号产生的电路装置和用于操作该电路装置的方法。 该电路具有至少一个定时器模块，用于向连接到其的多个时间控制模块提供时间基准，并具有时间路由单元，该时间路由单元与其连接，用于指定的模块及其信号的互连。

    Timer module and method for testing output signals of a timer module
    8.
    发明授权
    Timer module and method for testing output signals of a timer module 有权
    定时器模块和测试定时器模块输出信号的方法

    公开(公告)号：US09501370B2

    公开(公告)日：2016-11-22

    申请号：US13637130

    申请日：2011-03-17

    申请人： Eberhard Boehl ,  Stephen Schmitt ,  Juergen Hanisch

    发明人： Eberhard Boehl ,  Stephen Schmitt ,  Juergen Hanisch

    IPC分类号： G06F11/00 ,  G06F11/16 ,  G06F1/04

    CPC分类号： G06F11/1604 ,  G06F1/04 ,  G06F11/1608 ,  G06F11/1679

    摘要： In a timer module having at least two output channels, the at least two output channels are configurable in such a way that they generate redundant output signals, and the generation of the redundant output signals begins synchronously. In addition, the timer module has provides a comparison of the redundant output signals by an EXOR logic operation and stores a result of the EXOR logic operation in a way that allows the result to be retained for an erroneous comparison until it is reset by an access.

    摘要翻译： 在具有至少两个输出通道的定时器模块中，所述至少两个输出通道可以以这样的方式配置，使得它们产生冗余输出信号，并且冗余输出信号的产生同步开始。 此外，定时器模块通过EXOR逻辑运算提供了冗余输出信号的比较，并且以允许结果被保留以进行错误比较的方式存储EXOR逻辑运算的结果，直到其被访问重置为止 。

    Programmable filter processor select algorithm and parameters and pass time/angle stamp in parallel with A/D data in pipelined logic
    9.
    发明授权
    Programmable filter processor select algorithm and parameters and pass time/angle stamp in parallel with A/D data in pipelined logic 有权
    可编程滤波器处理器选择算法和参数，并与流水线逻辑中的A / D数据并行传递时间/角度戳

    公开(公告)号：US08464027B2

    公开(公告)日：2013-06-11

    申请号：US12668190

    申请日：2008-07-08

    申请人： Stephen Schmitt ,  Juergen Mallok ,  Juergen Hanisch

    发明人： Stephen Schmitt ,  Juergen Mallok ,  Juergen Hanisch

    IPC分类号： G06F9/38

    CPC分类号： G06F9/30098 ,  G06F9/3001 ,  G06F9/321 ,  G06F9/3867

    摘要： A programmable filter processor which is adaptable to different filtering algorithms, a plurality of different software algorithms being executable, the programmable filter processor including a logic unit which includes a plurality of pipeline stages; a first memory in which the software algorithms are stored; a second memory in which raw data and parameters for the different filter algorithms are stored; and an address generating unit which is controllable via a program counter, the address generating unit being developed to generate control commands for the second memory and the logic unit.

    摘要翻译： 一种可编程滤波处理器，其适用于不同的滤波算法，可执行的多种不同的软件算法，所述可编程滤波器处理器包括包括多个流水线级的逻辑单元; 存储软件算法的第一存储器; 第二存储器，其中存储用于不同滤波器算法的原始数据和参数; 以及通过程序计数器控制的地址生成单元，所述地址生成单元被开发以产生用于所述第二存储器和所述逻辑单元的控制命令。

    COMPANION CHIP FOR A MICROCONTROLLER
    10.
    发明申请
    COMPANION CHIP FOR A MICROCONTROLLER 有权
    微波炉的公司芯片

    公开(公告)号：US20100217956A1

    公开(公告)日：2010-08-26

    申请号：US12452923

    申请日：2008-07-23

    申请人： Matthias Knauss ,  Stephen Schmitt ,  Thomas Lindenkreuz ,  Udo Schulz ,  Juergen Hanisch ,  Rolf Kurrer

    发明人： Matthias Knauss ,  Stephen Schmitt ,  Thomas Lindenkreuz ,  Udo Schulz ,  Juergen Hanisch ,  Rolf Kurrer

    IPC分类号： G06F15/76 ,  G06F9/02

    CPC分类号： G05B19/042

    摘要： A companion chip for a microcontroller has a microprocessor bus domain and a peripheral module bus domain, which are connected to each other via a bus bridge. The microprocessor bus domain includes at least one microprocessor core, and the peripheral module bus domain includes at least one global time-management module as well as modules for communication with the outside world and for signal processing. The companion chip further includes at least one FIFO module for transmitting data within the chip, and between the chip and the microcontroller, and a management module connected to the FIFO module, which ensures the consistency of the data by associating a respective time value and/or an angle of rotation.

    摘要翻译： 用于微控制器的配套芯片具有微处理器总线域和外围模块总线域，它们通过总线桥相互连接。 微处理器总线域包括至少一个微处理器核心，并且外围模块总线域包括至少一个全局时间管理模块以及用于与外部世界通信和用于信号处理的模块。 配套芯片还包括至少一个用于在芯片内以及芯片和微控制器之间传输数据的FIFO模块以及连接到FIFO模块的管理模块，其通过将相应的时间值和/ 或旋转角度。