利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.021 秒)

    SEMICONDUCTOR APPARATUS
    1.
    发明申请
    SEMICONDUCTOR APPARATUS 有权

    公开(公告)号：US20130051110A1

    公开(公告)日：2013-02-28

    申请号：US13599730

    申请日：2012-08-30

    申请人： Toshihiko FUNAKI ,  Toshiharu OKAMOTO ,  Muneaki MATSUSHIGE ,  Kenichi KUBOYAMA ,  Shuuichi SENOU ,  Susumu TAKANO

    发明人： Toshihiko FUNAKI ,  Toshiharu OKAMOTO ,  Muneaki MATSUSHIGE ,  Kenichi KUBOYAMA ,  Shuuichi SENOU ,  Susumu TAKANO

    IPC分类号： G11C5/06

    CPC分类号： G11C7/1048 ,  G11C7/00 ,  G11C7/10 ,  G11C7/1006 ,  G11C8/12 ,  G11C11/4096 ,  H03K5/15006

    摘要： A semiconductor apparatus according to an aspect of the present invention includes first and second bus-interface circuits, a first memory core connected to the first bus-interface circuit through a first data bus, the first memory core being connected to a first access control signal output from the first bus-interface circuit, a second memory core connected to the second bus-interface circuit through a second data bus, and a select circuit that selectively connects one of the first access control signal and a second access control signal output from the second bus-interface circuit to the second memory core.

    摘要翻译： 根据本发明的一个方面的半导体装置包括第一和第二总线接口电路，通过第一数据总线连接到第一总线接口电路的第一存储器核心，第一存储器核心连接到第一存取控制信号 从第一总线接口电路输出的第二存储器核心，通过第二数据总线连接到第二总线接口电路的第二存储器核心，以及选择性地将第一存取控制信号和第二存取控制信号输出的第二存取控制信号 第二总线接口电路到第二存储器核心。

    SEMICONDUCTOR APPARATUS
    2.
    发明申请
    SEMICONDUCTOR APPARATUS 审中-公开

    公开(公告)号：US20120250445A1

    公开(公告)日：2012-10-04

    申请号：US13432967

    申请日：2012-03-28

    申请人： Yasuharu HOSHINO ,  Toshihiko FUNAKI ,  Atsunori HIROBE ,  Tetsuo FUKUSHI

    发明人： Yasuharu HOSHINO ,  Toshihiko FUNAKI ,  Atsunori HIROBE ,  Tetsuo FUKUSHI

    IPC分类号： G11C8/18 ,  G11C8/00

    CPC分类号： G11C7/10 ,  G11C7/109 ,  H03K19/17752

    摘要： A semiconductor apparatus includes a programmable logic chip configured to output a control signal, and a memory chip coupled to the programmable logic chip. The memory chip includes a plurality of memory cores, a plurality of bus-interface circuits each configured to couple with the memory cores, and a selection circuit configured to couple the memory cores with one of the bus-interface circuits in response to a predetermined logic level of the control signal.

    摘要翻译： 半导体装置包括被配置为输出控制信号的可编程逻辑芯片和耦合到可编程逻辑芯片的存储器芯片。 存储器芯片包括多个存储器核，多个总线接口电路，每个被配置为与存储器核心耦合;以及选择电路，被配置为响应于预定逻辑将存储器核与总线接口电路之一耦合 控制信号的电平。