公开(公告)号：US20080224735A1

公开(公告)日：2008-09-18

申请号：US12120027

申请日：2008-05-13

申请人： Viet Linh Do ,  Simon Pang ,  Hongming An ,  Jim Lew

发明人： Viet Linh Do ,  Simon Pang ,  Hongming An ,  Jim Lew

IPC分类号： H03B21/00

CPC分类号： H03L7/1976 ,  G06F7/68 ,  H03K23/486

摘要： A system and method are provided for synthesizing signal frequencies using rational division. The method accepts a reference frequency value and a synthesized frequency value. In response to dividing the synthesized frequency value by the reference frequency value, an integer value numerator (dp) and an integer value denominator (dq) are determined. The method reduces the ratio of dp/dq to an integer N and a ratio of p/q (dp/dq=N(p/q)), where p/q

摘要翻译： 提供了一种使用合理划分来合成信号频率的系统和方法。 该方法接受参考频率值和合成频率值。 响应于将合成频率值除以参考频率值，确定整数值分子（dp）和整数值分母（dq）。 该方法降低了dp / dq与整数N的比值和p / q（dp / dq = N（p / q））的比值，其中p / q <1（十进制）。 分子（p）和分母（q）被提供给灵活的累加器模块，因此产生除数。 N与k位商相加以创建除数。 在锁相环（PLL）中，除数和参考信号用于产生频率等于合成频率值的合成信号。

公开(公告)号：US08443023B2

公开(公告)日：2013-05-14

申请号：US12120027

申请日：2008-05-13

申请人： Viet Linh Do ,  Simon Pang ,  Hongming An ,  Jim Lew

发明人： Viet Linh Do ,  Simon Pang ,  Hongming An ,  Jim Lew

IPC分类号： G06F1/02

CPC分类号： H03L7/1976 ,  G06F7/68 ,  H03K23/486

摘要： A system and method are provided for synthesizing signal frequencies using rational division. The method accepts a reference frequency value and a synthesized frequency value. In response to dividing the synthesized frequency value by the reference frequency value, an integer value numerator (dp) and an integer value denominator (dq) are determined. The method reduces the ratio of dp/dq to an integer N and a ratio of p/q (dp/dq=N(p/q)), where p/q

摘要翻译： 提供了一种使用合理划分来合成信号频率的系统和方法。 该方法接受参考频率值和合成频率值。 响应于将合成频率值除以参考频率值，确定整数值分子（dp）和整数值分母（dq）。 该方法降低了dp / dq与整数N的比值和p / q（dp / dq = N（p / q））的比率，其中p / q <1（十进制）。 分子（p）和分母（q）被提供给灵活的累加器模块，因此产生除数。 N与k位商相加以创建除数。 在锁相环（PLL）中，除数和参考信号用于产生频率等于合成频率值的合成信号。

公开(公告)号：US07778371B2

公开(公告)日：2010-08-17

申请号：US12423774

申请日：2009-04-14

申请人： Viet Linh Do ,  Hongming An ,  Jim Lew

发明人： Viet Linh Do ,  Hongming An ,  Jim Lew

IPC分类号： H04L7/00

CPC分类号： G06F1/08

摘要： A system and method are provided for controlling the duty cycle and frequency of a digitally generated clock. The method accepts a first clock signal having a fixed first frequency. A frequency control word with a first pattern is loaded into a first plurality of serially-connected registers. A duty cycle control word with a second pattern is loaded into a second plurality of serially-connected registers. A register clock signal is generated in response to the first clock and the first pattern. Then, a digital clock signal is generated having a frequency and duty cycle responsive to the register clock signal and the second pattern.

摘要翻译： 提供了一种用于控制数字生成时钟的占空比和频率的系统和方法。 该方法接收具有固定的第一频率的第一时钟信号。 具有第一模式的频率控制字被加载到第一多个串行连接的寄存器中。 具有第二模式的占空比控制字被加载到第二多个串行连接的寄存器中。 响应于第一时钟和第一模式产生寄存器时钟信号。 然后，产生响应于寄存器时钟信号和第二模式的频率和占空比的数字时钟信号。

公开(公告)号：US20090201066A1

公开(公告)日：2009-08-13

申请号：US12423774

申请日：2009-04-14

申请人： Viet Linh Do ,  Hongming An ,  Jim Lew

发明人： Viet Linh Do ,  Hongming An ,  Jim Lew

IPC分类号： G06F1/04

CPC分类号： G06F1/08

摘要： A system and method are provided for controlling the duty cycle and frequency of a digitally generated clock. The method accepts a first clock signal having a fixed first frequency. A frequency control word with a first pattern is loaded into a first plurality of serially-connected registers. A duty cycle control word with a second pattern is loaded into a second plurality of serially-connected registers. A register clock signal is generated in response to the first clock and the first pattern. Then, a digital clock signal is generated having a frequency and duty cycle responsive to the register clock signal and the second pattern.

摘要翻译： 提供了一种用于控制数字生成时钟的占空比和频率的系统和方法。 该方法接收具有固定的第一频率的第一时钟信号。 具有第一模式的频率控制字被加载到第一多个串行连接的寄存器中。 具有第二模式的占空比控制字被加载到第二多个串行连接的寄存器中。 响应于第一时钟和第一模式产生寄存器时钟信号。 然后，产生响应于寄存器时钟信号和第二模式的频率和占空比的数字时钟信号。

公开(公告)号：US07839839B2

公开(公告)日：2010-11-23

申请号：US12250475

申请日：2008-10-13

申请人： Matthew Brown ,  Dimitrios Giannakopoulos ,  Jim Lew ,  Michael John Hellmer

发明人： Matthew Brown ,  Dimitrios Giannakopoulos ,  Jim Lew ,  Michael John Hellmer

IPC分类号： H04J3/06

CPC分类号： H04L1/0071 ,  H04L25/14

摘要： A system and method are provided for deinterleaving differential inverse multiplexed (DIM) virtual channels in a 40G Ethernet receiver. The method accepts a 10.3125 gigabits per second (Gbps) (10G) Ethernet virtual channel with 64B/86B blocks, including periodic Lane Alignment Marker (LAM) blocks. The 10G virtual channel is deinterleaved into two 5.15625 Gbps (5G) virtual channels by: 1) deinterleaving consecutive blocks from the 10G virtual channel into the 5G virtual channels in an alternating order, and 2) reversing the order of deinterleaving in response to each detected LAM block. Then, the method supplies the 5G virtual channels (i.e. to a MAC module).

摘要翻译： 提供了一种用于在40G以太网接收机中对差分逆多路复用（DIM）虚拟信道进行解交织的系统和方法。 该方法接收具有64B / 86B块的每秒10.3125吉比特（Gbps）（10G）以太网虚拟通道，包括周期性车道对准标记（LAM）块。 10G虚拟信道通过以下方式被解交错成两个5.15625Gbps（5G）虚拟信道：1）以10交替的顺序将10G虚拟信道中的连续块解交织成5G虚拟信道，以及2）响应于每个检测到的逆交换顺序 LAM块。 然后，该方法提供5G虚拟信道（即，向MAC模块）。

公开(公告)号：US07298756B1

公开(公告)日：2007-11-20

申请号：US10403979

申请日：2003-03-31

申请人： Kirk Alvin Miller ,  Prayag Bhanubhai Patel ,  Peter John Holzer ,  John Calvin Leung ,  George Beshara Bendak ,  Jim Lew

发明人： Kirk Alvin Miller ,  Prayag Bhanubhai Patel ,  Peter John Holzer ,  John Calvin Leung ,  George Beshara Bendak ,  Jim Lew

IPC分类号： H04B7/212

CPC分类号： H04L49/252 ,  G06F8/34 ,  H04L49/205 ,  H04L49/3018 ,  H04L49/3027 ,  H04L49/503

摘要： A system and method are provided for controlling packet header information in a packet communications switch fabric. The method comprises: programming the cell header overhead (OH) field definitions; accepting a packet including a plurality of cells and corresponding cell headers, each cell header including a plurality of overhead fields; defining the cell header OH fields; and, transmitting the packet. Defining the cell header OH fields includes defining cell header OH field location, position, meaning, structure, and length. In other aspects, the method comprises redefining the cell header overhead fields, once they are accepted. For example, the OH field information can be modified, relocated, or an OH field can be added to the cell header. In yet other aspects, the OH field information can be extracted and/or reformatted.

摘要翻译： 提供了一种用于控制分组通信交换结构中的分组报头信息的系统和方法。 该方法包括：对单元头开销（OH）字段定义进行编程; 接收包括多个小区和对应的小区标题的分组，每个小区头包括多个开销字段; 定义单元格头部OH字段; 并且发送分组。 定义单元格标题OH字段包括定义单元格头部OH字段位置，位置，意义，结构和长度。 在其他方面，该方法包括重新定义单元头开销字段，一旦被接受。 例如，可以修改，重定位OH字段信息，或者可以将OH字段添加到单元头。 在其他方面，可以提取和/或重新格式化OH场信息。

公开(公告)号：US20100092174A1

公开(公告)日：2010-04-15

申请号：US12250475

申请日：2008-10-13

申请人： Matthew Brown ,  Dimitrios Giannakopoulos ,  Jim Lew ,  Michael John Hellmer

发明人： Matthew Brown ,  Dimitrios Giannakopoulos ,  Jim Lew ,  Michael John Hellmer

IPC分类号： H04J14/02

CPC分类号： H04L1/0071 ,  H04L25/14

摘要： A system and method are provided for deinterleaving differential inverse multiplexed (DIM) virtual channels in a 40G Ethernet receiver. The method accepts a 10.3125 gigabits per second (Gbps) (10G) Ethernet virtual channel with 64B/86B blocks, including periodic Lane Alignment Marker (LAM) blocks. The 10G virtual channel is deinterleaved into two 5.15625 Gbps (5G) virtual channels by: 1) deinterleaving consecutive blocks from the 10G virtual channel into the 5G virtual channels in an alternating order, and 2) reversing the order of deinterleaving in response to each detected LAM block. Then, the method supplies the 5G virtual channels (i.e. to a MAC module).

摘要翻译： 提供了一种用于在40G以太网接收机中对差分逆多路复用（DIM）虚拟信道进行解交织的系统和方法。 该方法接收具有64B / 86B块的每秒10.3125吉比特（Gbps）（10G）以太网虚拟通道，包括周期性车道对准标记（LAM）块。 10G虚拟信道通过以下方式被解交错成两个5.15625Gbps（5G）虚拟信道：1）以10交替的顺序将10G虚拟信道中的连续块解交织成5G虚拟信道，以及2）响应于每个检测到的逆交换顺序 LAM块。 然后，该方法提供5G虚拟信道（即，向MAC模块）。