公开(公告)号：US5435646A

公开(公告)日：1995-07-25

申请号：US149600

申请日：1993-11-09

申请人： Warren F. McArthur ,  Fred C. Session

发明人： Warren F. McArthur ,  Fred C. Session

IPC分类号： G01K7/16 ,  G01K7/22 ,  H01L21/22 ,  H01L21/265 ,  H01L21/66

CPC分类号： G01K7/22

摘要： The value of an unknown test temperature is measured by heating a test wafer (58) to the unknown temperature, measuring the surface electrical resistivity of the test wafer (58), and determining the value of the unknown temperature from the measured surface electrical resistivity. The test wafer (58) is prepared by providing an initial wafer (50), first ion implanting the initial wafer (50) with a first dose of an ionic species, and annealing the ion implanted initial wafer (50) at an annealing temperature. The preparation is completed by second ion implanting the annealed wafer with a second dose of the same ionic species as used in the first dose to form a test wafer, the second dose being lower than the first dose.

摘要翻译： 通过将测试晶片（58）加热到未知温度，测量测试晶片（58）的表面电阻率，并根据测量的表面电阻率确定未知温度的值，来测量未知测试温度的值。 通过提供初始晶片（50），首先用初始晶片（50）注入第一剂量的离子物质并在退火温度下退火离子注入的初始晶片（50）来制备测试晶片（58）。 通过用第一剂量中使用的相同离子物质的第二剂量通过第二离子注入退火晶片来完成制备，以形成测试晶片，第二剂量低于第一剂量。

公开(公告)号：US5554884A

公开(公告)日：1996-09-10

申请号：US378995

申请日：1995-01-27

申请人： Warren F. McArthur

发明人： Warren F. McArthur

IPC分类号： H01L21/768 ,  H01L23/58

CPC分类号： H01L21/768 ,  H01L21/76819

摘要： A multilevel metallization is deposited on a microelectronic device base structure (40). The process includes depositing a glassy dielectric layer (48) of a thickness that is from about two to about three times as thick as the topography thickness (D) of the base structure (40). The glassy dielectric layer (48) is heated to a temperature above its glass transition temperature to flow the glassy dielectric layer (48). The glassy dielectric layer (48) is thinned to a preselected thickness, and a first patterned metallization layer (54) is deposited. The process further includes depositing an interlevel dielectric layer (58), dry etching the interlevel dielectric layer (58) to thin the interlevel dielectric layer (58) and, optionally, depositing additional interlevel dielectric layer (58') material to achieve a preselected thickness. A second patterned metallization layer (64) is deposited over the interlevel dielectric layer ( 58/58').

摘要翻译： 多层金属化沉积在微电子器件基底结构（40）上。 该方法包括沉积厚度为基底结构（40）的形貌厚度（D）的约2至约三倍的玻璃状电介质层（48）。 玻璃状介电层（48）被加热到高于其玻璃化转变温度的温度以使玻璃状介电层（48）流动。 玻璃状电介质层（48）被稀薄到预选的厚度，并且沉积第一图案化金属化层（54）。 该方法还包括沉积层间电介质层（58），干蚀刻层间电介质层（58）以使层间电介质层（58）变薄以及任选地沉积额外的层间电介质层（58'）材料以实现预选厚度 。 第二图案化金属化层（64）沉积在层间电介质层（58/58'）上。