利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

1 条记录 (耗时 0.017 秒)

    System for executing a plurality of tasks within an instruction in different orders depending upon a conditional value
    1.
    发明授权
    System for executing a plurality of tasks within an instruction in different orders depending upon a conditional value 失效
    用于根据条件值以不同顺序执行指令内的多个任务的系统

    公开(公告)号：US5594880A

    公开(公告)日：1997-01-14

    申请号：US243731

    申请日：1994-05-17

    申请人： William C. Moyer ,  James B. Gullette ,  Kara B. Pepe

    发明人： William C. Moyer ,  James B. Gullette ,  Kara B. Pepe

    IPC分类号： G06F9/46 ,  G06F9/30 ,  G06F9/318 ,  G06F12/00 ,  G06F13/36 ,  G06F13/42 ,  G06F15/167

    CPC分类号： G06F9/30181 ,  G06F13/4217 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30087 ,  G06F9/30189

    摘要： A method and apparatus for determining instruction execution ordering in a data processing system (10). In one form, a control bit (52) is used by data processing system (10) to determine whether a standard instruction or a modified instruction is executed. The standard instruction performs a read bus cycle following by a write bus cycle. The bus (12) must be locked between the read and the write cycles in order to maintain coherency in semaphore applications. The modified instruction performs a buffered write bus cycle following by a read bus cycle. The bus (12) does not need to be locked between the write and the read cycles in order to maintain coherency in semaphore applications. Not locking the bus (12) can increase bus bandwidth in some bus systems.

    摘要翻译： 一种用于在数据处理系统（10）中确定指令执行顺序的方法和装置。 在一种形式中，数据处理系统（10）使用控制位（52）来确定是否执行标准指令或修改的指令。 标准指令在写总线周期之后执行读总线周期。 必须将总线（12）锁定在读周期和写周期之间，以便在信号量应用中保持一致性。 经修改的指令执行缓冲的写总线周期，后跟随读总线周期。 总线（12）不需要在写周期和读周期之间锁定，以便保持信号量应用中的一致性。 不锁定总线（12）可以在一些总线系统中增加总线带宽。