公开(公告)号：US20080168258A1

公开(公告)日：2008-07-10

申请号：US11621393

申请日：2007-01-09

申请人： William J. Armstrong ,  Richard L. Arndt ,  Michael J. Corrigan ,  Giles R. Frazier ,  Timothy R. Marchini ,  Cathy May ,  Naresh Nayar ,  John T. O'Quin

发明人： William J. Armstrong ,  Richard L. Arndt ,  Michael J. Corrigan ,  Giles R. Frazier ,  Timothy R. Marchini ,  Cathy May ,  Naresh Nayar ,  John T. O'Quin

IPC分类号： G06F15/76 ,  G06F9/30

CPC分类号： G06F9/30101 ,  G06F9/30181 ,  G06F9/468

摘要： A method and system for selecting the architecture level to which a processor appears to conform within a computing environment when executing specific logical partitions or programs and performing migration among different levels of processor architecture. The method utilizes a “processor compatibility register” (PCR) that controls the level of the architecture that the processor appears to support. In one embodiment, the PCR is accessible only to super-privileged software. The super-privileged software sets bits in the PCR that specify the architecture level that the processor is to appear to support so that when the program runs on the processor, the processor behaves in accordance with the architecture level for which the program was designed.

摘要翻译： 一种用于在执行特定逻辑分区或程序并且在不同级别的处理器架构之间执行迁移时，选择处理器在计算环境内符合的架构级别的方法和系统。 该方法利用“处理器兼容性寄存器”（PCR）来控制处理器似乎支持的架构级别。 在一个实施方案中，PCR仅可用于超特权软件。 超级特权软件设置PCR中的位，指定处理器将要支持的架构级别，以便当程序在处理器上运行时，处理器的行为与程序设计的架构级别相符。

公开(公告)号：US07802252B2

公开(公告)日：2010-09-21

申请号：US11621393

申请日：2007-01-09

申请人： William J. Armstrong ,  Richard L. Arndt ,  Michael J. Corrigan ,  Giles R. Frazier ,  Timothy R. Marchini ,  Cathy May ,  Naresh Nayar ,  John T. O'Quin, II

发明人： William J. Armstrong ,  Richard L. Arndt ,  Michael J. Corrigan ,  Giles R. Frazier ,  Timothy R. Marchini ,  Cathy May ,  Naresh Nayar ,  John T. O'Quin, II

IPC分类号： G06F9/46 ,  G06F9/50

CPC分类号： G06F9/30101 ,  G06F9/30181 ,  G06F9/468

摘要： A method and system for selecting the architecture level to which a processor appears to conform within a computing environment when executing specific logical partitions or programs and performing migration among different levels of processor architecture. The method utilizes a “processor compatibility register” (PCR) that controls the level of the architecture that the processor appears to support. In one embodiment, the PCR is accessible only to super-privileged software. The super-privileged software sets bits in the PCR that specify the architecture level that the processor is to appear to support so that when the program runs on the processor, the processor behaves in accordance with the architecture level for which the program was designed.

摘要翻译： 一种用于在执行特定逻辑分区或程序并且在不同级别的处理器架构之间执行迁移时，选择处理器在计算环境内符合的架构级别的方法和系统。 该方法利用“处理器兼容性寄存器”（PCR）来控制处理器似乎支持的架构级别。 在一个实施方案中，PCR仅可用于超特权软件。 超级特权软件设置PCR中的位，指定处理器将要支持的架构级别，以便当程序在处理器上运行时，处理器的行为与程序设计的架构级别相符。

公开(公告)号：US09454405B2

公开(公告)日：2016-09-27

申请号：US12414441

申请日：2009-03-30

申请人： Richard L. Arndt ,  Carol B. Hernandez ,  Kyle A. Lucke ,  Timothy R. Marchini ,  Naresh Nayar ,  James A. Pafumi

发明人： Richard L. Arndt ,  Carol B. Hernandez ,  Kyle A. Lucke ,  Timothy R. Marchini ,  Naresh Nayar ,  James A. Pafumi

IPC分类号： G06F12/00 ,  G06F9/50 ,  G06F11/20

CPC分类号： G06F9/5077 ,  G06F11/2094

摘要： Disclosed is a computer implemented method, computer program product, and apparatus to establish at least one paging partition in a data processing system. The virtualization control point (VCP) reserves up to the subset of physical memory for use in the shared memory pool. The VCP configures at least one logical partition as a shared memory partition. The VCP assigns a paging partition to the shared memory pool. The VCP determines whether a user requests a redundant assignment of the paging partition to the shared memory pool. The VCP assigns a redundant paging partition to the shared memory pool, responsive to a determination that the user requests a redundant assignment. The VCP assigns a paging device to the shared memory pool. The hypervisor may transmit at least one paging request to a virtual asynchronous services interface configured to support a paging device stream.

摘要翻译： 公开了一种在数据处理系统中建立至少一个寻呼分区的计算机实现方法，计算机程序产品和装置。 虚拟化控制点（VCP）保留到用于共享内存池的物理内存子集。 VCP将至少一个逻辑分区配置为共享内存分区。 VCP将分页分区分配给共享内存池。 VCP确定用户是否请求分页分区的冗余分配给共享内存池。 响应于确定用户请求冗余分配，VCP将冗余分页分区分配给共享内存池。 VCP将分页设备分配给共享内存池。 管理程序可以向被配置为支持寻呼设备流的虚拟异步服务接口发送至少一个寻呼请求。

公开(公告)号：US08645661B2

公开(公告)日：2014-02-04

申请号：US13445416

申请日：2012-04-12

申请人： Richard L. Arndt ,  Carol B. Hernandez ,  Kyle A. Lucke ,  Timothy R. Marchini ,  Naresh Nayar ,  James A. Pafumi

发明人： Richard L. Arndt ,  Carol B. Hernandez ,  Kyle A. Lucke ,  Timothy R. Marchini ,  Naresh Nayar ,  James A. Pafumi

IPC分类号： G06F12/00

CPC分类号： G06F9/5077 ,  G06F11/2094

摘要： A computer implemented method to establish at least one paging partition in a data processing system. The virtualization control point (VCP) reserves up to the subset of physical memory for use in the shared memory pool. The VCP configures at least one logical partition as a shared memory partition. The VCP assigns a paging partition to the shared memory pool. The VCP determines whether a user requests a redundant assignment of the paging partition to the shared memory pool. The VCP assigns a redundant paging partition to the shared memory pool, responsive to a determination that the user requests a redundant assignment. The VCP assigns a paging device to the shared memory pool. The hypervisor may transmit at least one paging request to a virtual asynchronous services interface configured to support a paging device stream.

摘要翻译： 一种用于在数据处理系统中建立至少一个寻呼分区的计算机实现的方法。 虚拟化控制点（VCP）保留到用于共享内存池的物理内存子集。 VCP将至少一个逻辑分区配置为共享内存分区。 VCP将分页分区分配给共享内存池。 VCP确定用户是否请求分页分区的冗余分配给共享内存池。 响应于确定用户请求冗余分配，VCP将冗余分页分区分配给共享内存池。 VCP将分页设备分配给共享内存池。 管理程序可以向被配置为支持寻呼设备流的虚拟异步服务接口发送至少一个寻呼请求。

公开(公告)号：US20120198202A1

公开(公告)日：2012-08-02

申请号：US13445416

申请日：2012-04-12

申请人： Richard L. Arndt ,  Carol B. Hernandez ,  Kyle A. Lucke ,  Timothy R. Marchini ,  Naresh Nayar ,  James A. Pafumi

发明人： Richard L. Arndt ,  Carol B. Hernandez ,  Kyle A. Lucke ,  Timothy R. Marchini ,  Naresh Nayar ,  James A. Pafumi

IPC分类号： G06F12/02

CPC分类号： G06F9/5077 ,  G06F11/2094

摘要： A computer implemented method to establish at least one paging partition in a data processing system. The virtualization control point (VCP) reserves up to the subset of physical memory for use in the shared memory pool. The VCP configures at least one logical partition as a shared memory partition. The VCP assigns a paging partition to the shared memory pool. The VCP determines whether a user requests a redundant assignment of the paging partition to the shared memory pool. The VCP assigns a redundant paging partition to the shared memory pool, responsive to a determination that the user requests a redundant assignment. The VCP assigns a paging device to the shared memory pool. The hypervisor may transmit at least one paging request to a virtual asynchronous services interface configured to support a paging device stream.

摘要翻译： 一种用于在数据处理系统中建立至少一个寻呼分区的计算机实现的方法。 虚拟化控制点（VCP）保留到用于共享内存池的物理内存子集。 VCP将至少一个逻辑分区配置为共享内存分区。 VCP将分页分区分配给共享内存池。 VCP确定用户是否请求分页分区的冗余分配给共享内存池。 响应于确定用户请求冗余分配，VCP将冗余分页分区分配给共享内存池。 VCP将分页设备分配给共享内存池。 管理程序可以向被配置为支持寻呼设备流的虚拟异步服务接口发送至少一个寻呼请求。

公开(公告)号：US20100250863A1

公开(公告)日：2010-09-30

申请号：US12414441

申请日：2009-03-30

申请人： Richard L. Arndt ,  Carol B. Hernandez ,  Kyle A. Lucke ,  Timothy R. Marchini ,  Naresh Nayar ,  James A. Pafumi

发明人： Richard L. Arndt ,  Carol B. Hernandez ,  Kyle A. Lucke ,  Timothy R. Marchini ,  Naresh Nayar ,  James A. Pafumi

IPC分类号： G06F12/00 ,  G06F9/455

CPC分类号： G06F9/5077 ,  G06F11/2094

摘要： Disclosed is a computer implemented method, computer program product, and apparatus to establish at least one paging partition in a data processing system. The virtualization control point (VCP) reserves up to the subset of physical memory for use in the shared memory pool. The VCP configures at least one logical partition as a shared memory partition. The VCP assigns a paging partition to the shared memory pool. The VCP determines whether a user requests a redundant assignment of the paging partition to the shared memory pool. The VCP assigns a redundant paging partition to the shared memory pool, responsive to a determination that the user requests a redundant assignment. The VCP assigns a paging device to the shared memory pool. The hypervisor may transmit at least one paging request to a virtual asynchronous services interface configured to support a paging device stream.

摘要翻译： 公开了一种在数据处理系统中建立至少一个寻呼分区的计算机实现方法，计算机程序产品和装置。 虚拟化控制点（VCP）保留到用于共享内存池的物理内存子集。 VCP将至少一个逻辑分区配置为共享内存分区。 VCP将分页分区分配给共享内存池。 VCP确定用户是否请求分页分区的冗余分配给共享内存池。 响应于确定用户请求冗余分配，VCP将冗余分页分区分配给共享内存池。 VCP将分页设备分配给共享内存池。 管理程序可以向被配置为支持寻呼设备流的虚拟异步服务接口发送至少一个寻呼请求。

公开(公告)号：US07822942B2

公开(公告)日：2010-10-26

申请号：US12054538

申请日：2008-03-25

申请人： Michael J. Corrigan ,  Paul LuVerne Godtland ,  Joaquin Hinojosa ,  Cathy May ,  Naresh Nayar ,  Edward John Silha

发明人： Michael J. Corrigan ,  Paul LuVerne Godtland ,  Joaquin Hinojosa ,  Cathy May ,  Naresh Nayar ,  Edward John Silha

IPC分类号： G06F13/00

CPC分类号： G06F12/1036 ,  G06F12/126 ,  G06F2212/1016 ,  G06F2212/683

摘要： An apparatus and method selectively invalidate entries in an address translation cache instead of invalidating all, or nearly all, entries. One or more translation mode bits are provided in each entry in the address translation cache. These translation mode bits may be set according to the addressing mode used to create the cache entry. One or more “hint bits” are defined in an instruction that allow specifying which of the entries in the address translation cache are selectively preserved during an invalidation operation according to the value(s) of the translation mode bit(s). In the alternative, multiple instructions may be defined to preserve entries in the address translation cache that have specified addressing modes. In this manner, more intelligence is used to recognize that some entries in the address translation cache may be valid after a task or partition switch, and may therefore be retained, while other entries are invalidated.

摘要翻译： 一种装置和方法选择性地使地址转换高速缓存中的条目无效，而不是使所有或几乎所有条目无效。 在地址转换高速缓存中的每个条目中提供一个或多个翻译模式位。 可以根据用于创建高速缓存条目的寻址模式来设置这些转换模式位。 在指令中定义一个或多个“提示位”，该指令允许根据翻译模式位的值来指定在无效操作期间选择性地保留地址转换高速缓存中的哪些条目。 在替代方案中，可以定义多个指令以保留具有指定寻址模式的地址转换高速缓存中的条目。 以这种方式，使用更多的智能来识别地址转换高速缓存中的一些条目在任务或分区切换之后可能是有效的，并且因此可以被保留，而其他条目无效。

公开(公告)号：US07389400B2

公开(公告)日：2008-06-17

申请号：US11304136

申请日：2005-12-15

申请人： Michael J. Corrigan ,  Paul LuVerne Godtland ,  Joaquin Hinojosa ,  Cathy May ,  Naresh Nayar ,  Edward John Silha

发明人： Michael J. Corrigan ,  Paul LuVerne Godtland ,  Joaquin Hinojosa ,  Cathy May ,  Naresh Nayar ,  Edward John Silha

IPC分类号： G06F12/00

CPC分类号： G06F12/1036 ,  G06F12/126 ,  G06F2212/1016 ,  G06F2212/683

摘要： An apparatus and method selectively invalidate entries in an address translation cache instead of invalidating all, or nearly all, entries. One or more translation mode bits are provided in each entry in the address translation cache. These translation mode bits may be set according to the addressing mode used to create the cache entry. One or more “hint bits” are defined in an instruction that allow specifying which of the entries in the address translation cache are selectively preserved during an invalidation operation according to the value(s) of the translation mode bit(s). In the alternative, multiple instructions may be defined to preserve entries in the address translation cache that have specified addressing modes. In this manner, more intelligence is used to recognize that some entries in the address translation cache may be valid after a task or partition switch, and may therefore be retained, while other entries in the address translation cache are invalidated.

摘要翻译： 一种装置和方法选择性地使地址转换高速缓存中的条目无效，而不是使所有或几乎所有条目无效。 在地址转换高速缓存中的每个条目中提供一个或多个翻译模式位。 可以根据用于创建高速缓存条目的寻址模式来设置这些转换模式位。 在指令中定义一个或多个“提示位”，该指令允许根据翻译模式位的值来指定在无效操作期间选择性地保留地址转换高速缓存中的哪些条目。 在替代方案中，可以定义多个指令以保留具有指定寻址模式的地址转换高速缓存中的条目。 以这种方式，使用更多的智能来识别地址转换高速缓存中的一些条目在任务或分区切换之后可能是有效的，并且因此可以被保留，而地址转换高速缓存中的其他条目是无效的。

公开(公告)号：US20080168254A1

公开(公告)日：2008-07-10

申请号：US12054538

申请日：2008-03-25

申请人： Michael J. Corrigan ,  Paul LuVerne Godtland ,  Joaquin Hinojosa ,  Cathy May ,  Naresh Nayar ,  Edward John Silha

发明人： Michael J. Corrigan ,  Paul LuVerne Godtland ,  Joaquin Hinojosa ,  Cathy May ,  Naresh Nayar ,  Edward John Silha

IPC分类号： G06F9/34

CPC分类号： G06F12/1036 ,  G06F12/126 ,  G06F2212/1016 ,  G06F2212/683

摘要： An apparatus and method selectively invalidate entries in an address translation cache instead of invalidating all, or nearly all, entries. One or more translation mode bits are provided in each entry in the address translation cache. These translation mode bits may be set according to the addressing mode used to create the cache entry. One or more “hint bits” are defined in an instruction that allow specifying which of the entries in the address translation cache are selectively preserved during an invalidation operation according to the value(s) of the translation mode bit(s). In the alternative, multiple instructions may be defined to preserve entries in the address translation cache that have specified addressing modes. In this manner, more intelligence is used to recognize that some entries in the address translation cache may be valid after a task or partition switch, and may therefore be retained, while other entries are invalidated.

摘要翻译： 一种装置和方法选择性地使地址转换高速缓存中的条目无效，而不是使所有或几乎所有条目无效。 在地址转换高速缓存中的每个条目中提供一个或多个翻译模式位。 可以根据用于创建高速缓存条目的寻址模式来设置这些转换模式位。 在指令中定义一个或多个“提示位”，该指令允许根据翻译模式位的值来指定在无效操作期间选择性地保留地址转换高速缓存中的哪些条目。 在替代方案中，可以定义多个指令以保留具有指定寻址模式的地址转换高速缓存中的条目。 以这种方式，使用更多的智能来识别地址转换高速缓存中的一些条目在任务或分区切换之后可能是有效的，并且因此可以被保留，而其他条目无效。

公开(公告)号：US20080172554A1

公开(公告)日：2008-07-17

申请号：US11623219

申请日：2007-01-15

申请人： William J. Armstrong ,  Richard L. Arndt ,  David A. Larson ,  Naresh Nayar

发明人： William J. Armstrong ,  Richard L. Arndt ,  David A. Larson ,  Naresh Nayar

IPC分类号： G06F9/46 ,  G06F15/177

CPC分类号： G06F9/45541 ,  G06F9/45558 ,  G06F2009/4557

摘要： Methods, apparatus, and products are disclosed for controlling an operational mode for a logical partition on a computing system that include: receiving, in a hypervisor installed on the computing system, a processor compatibility mode for the logical partition and a firmware compatibility mode for the logical partition, the processor compatibility mode specifying a processor architecture version configured for the logical partition, and the firmware compatibility mode specifying a firmware architecture version configured for the logical partition; providing, by the hypervisor for the logical partition, a firmware interface in dependence upon the firmware compatibility mode; and providing, by the hypervisor for the logical partition, a processor interface in dependence upon the processor compatibility mode.

摘要翻译： 公开了用于控制计算系统上的逻辑分区的操作模式的方法，装置和产品，包括：在安装在计算系统上的管理程序中接收用于逻辑分区的处理器兼容性模式和用于 逻辑分区，指定为逻辑分区配置的处理器架构版本的处理器兼容性模式以及指定为逻辑分区配置的固件架构版本的固件兼容模式; 由逻辑分区的管理程序提供根据固件兼容性模式的固件接口; 以及由逻辑分区的管理程序提供依赖于处理器兼容性模式的处理器接口。