公开(公告)号：US5485487A

公开(公告)日：1996-01-16

申请号：US201736

申请日：1994-02-25

申请人： Yair Orbach ,  Heinrich Iosub ,  Effi Orian

发明人： Yair Orbach ,  Heinrich Iosub ,  Effi Orian

IPC分类号： H03M1/82 ,  G06F1/025 ,  H03K7/08 ,  H03K21/38 ,  H03K23/66

CPC分类号： G06F1/025 ,  H03K23/665 ,  H03K7/08

摘要： A pulse width modulator (20) includes a reconfigurable counter (30) whose width is determined by mode control bits. In one embodiment, a decoder (24) decodes the mode control bits to provide decoded width control signals to the reconfigurable counter (30). The width control signals enable selected least significant counter cells (101-107) of the reconfigurable counter (30) in a binary-to-thermometer fashion. Thus, unused counter cells are disabled, reducing power. The pulse width modulator (20) also includes an output circuit (25) which provides a pulse width modulated output signal having a duty cycle determined by a proportion of a cycle of the reconfigurable counter (30) during which a comparator (23) detects that an output of the reconfigurable counter (30) has reached a value of an input number. A portion of the comparator (23) may also be disabled in response to the width control signals.

摘要翻译： 脉冲宽度调制器（20）包括可重构计数器（30），其宽度由模式控制位确定。 在一个实施例中，解码器（24）解码模式控制位以向可重构计数器（30）提供解码的宽度控制信号。 宽度控制信号以二进制到温度计的方式启用可重构计数器（30）的所选择的最小有效计数器单元（101-107）。 因此，未使用的计数器单元被禁用，从而降低功率。 脉宽调制器（20）还包括输出电路（25），该输出电路（25）提供脉冲宽度调制的输出信号，该输出信号具有由可重构计数器（30）的一个周期的比例确定的占空比，在此期间比较器（23）检测到 可重构计数器（30）的输出已经达到输入数的值。 比较器（23）的一部分也可以响应于宽度控制信号被禁用。

公开(公告)号：US5428639A

公开(公告)日：1995-06-27

申请号：US202060

申请日：1994-02-25

申请人： Yair Orbach ,  Heinrich Iosub ,  Effi Orian

发明人： Yair Orbach ,  Heinrich Iosub ,  Effi Orian

IPC分类号： H03M5/08 ,  H03K7/08

CPC分类号： H03K7/08

摘要： A pulse width modulator (PWM) (20) receives a two's complement input number and separates a sign bit from remaining less significant bits. The PWM converts these bits into an unsigned number in dependence on the sign bit. A comparator (41) provides a compare output signal in response to an output of a counter (30) equaling the unsigned number. An output circuit (25) provides first and second pulse width modulated signals for a length of time determined by the output of the comparator (41) in dependence on whether the sign bit indicates a positive or negative sign. In one embodiment, the PWM (20) converts a negative two's complement number to the unsigned number by one's complementing the least significant bits, and the output circuit (25) keeps the second pulse width modulated signal active for one additional clock cycle to fully convert to two's complement form, without the need for a carry operation.

摘要翻译： 脉冲宽度调制器（PWM）（20）接收二进制补码输入数，并将符号位与剩余的较低有效位分开。 PWM根据符号位将这些位转换为无符号数。 比较器（41）响应于等于无符号数的计数器（30）的输出提供比较输出信号。 输出电路（25）根据符号位是否表示正号或负号，提供由比较器（41）的输出确定的时间长度的第一和第二脉冲宽度调制信号。 在一个实施例中，PWM（20）通过补充最低有效位将负二进制补码转换为无符号数，并且输出电路（25）使第二脉宽调制信号保持一个附加时钟周期以完全转换 以二进制补码形式，不需要携带操作。