公开(公告)号：US5307488A

公开(公告)日：1994-04-26

申请号：US851846

申请日：1992-03-13

申请人： Toshio Nakai

发明人： Toshio Nakai

IPC分类号： G06F13/24 ,  B06F9/46

CPC分类号： G06F13/24

摘要： A system interruption apparatus alternately sends interruption signals INT1 and INT2 at first time intervals to a central processing unit executing an operation if interruption does not occur within a second time interval to thereby cause an interruption and suspend the operation of the central processing unit.

摘要翻译： 如果在第二时间间隔内不发生中断，则系统中断装置以第一时间间隔将中断信号INT1和INT2交替地发送到执行操作的中央处理单元，从而导致中断处理单元的中断和暂停操作。