公开(公告)号：WO2015062867A1

公开(公告)日：2015-05-07

申请号：PCT/EP2014/072180

申请日：2014-10-16

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： MÜLLER, Johannes ,  KOLLER, Christoph ,  SCHWARZ, Thomas ,  SINGER, Frank

IPC: H01L33/54

CPC classification number: H01L33/486 ,  H01L24/24 ,  H01L33/005 ,  H01L33/54 ,  H01L33/60 ,  H01L33/62 ,  H01L2924/12041 ,  H01L2924/15787 ,  H01L2933/0033 ,  H01L2933/005 ,  H01L2933/0066 ,  H01L2924/00

Abstract: Es wird ein Verfahren zum Herstellen eines elektronischen Bauelements beschrieben. Das Verfahren umfasst ein Aufbringen einer Klebeschicht auf einen Träger; ein Anhärten der auf den Träger aufgebrachten Klebeschicht; und ein Bereitstellen eines Chips, wobei der Chip ein Substrat und eine auf einer ersten Seite des Chips angeordnete Schichtenfolge aufweist. Ferner umfasst das Verfahren ein Auflegen des Chips mit einer Oberseite der Schichtenfolge auf die angehärtete Klebeschicht; ein Einbetten des Chips in einen Formkörper, wobei die Oberseite der Schichtenfolge und eine erste Seite des Formkörpers im Wesentlichen in einer Ebene liegen; ein Trennen des eingebetteten Chips und des Trägers; und ein Aufbringen einer elektrisch leitenden Struktur auf die erste Seite des Formkörpers, wobei der Formkörper eine vertikale elektrische Isolierung zwischen der elektrisch leitenden Struktur und dem Substrat bildet.

Abstract translation: 它是一种用于制造所述的电子器件的方法。 该方法包括施加在载体上的粘合剂层; 施加到基材的粘合剂层的涂层的部分固化; 并提供一个芯片，其中所述芯片包括基板和，设置在该芯片的层序列的第一侧。 此外，该方法包括将所述芯片与所述层序列的上表面要被固化的粘合剂层; 嵌入芯片成成型体，其中所述层序列和模制体的在一个平面的第一侧实质上的上侧; 分离嵌入的芯片和载体; 和上模制，其中，所述成形体形成所述导电结构和所述衬底之间的垂直的电绝缘的第一侧上沉积的导电结构。