中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

81 records (took 0.027 seconds)

    A DECODER FOR A FAMILY OF RATE COMPATIBLE LOW-DENSITY PARITY CHECK (LDPC) CODES
    31.
    发明申请
    A DECODER FOR A FAMILY OF RATE COMPATIBLE LOW-DENSITY PARITY CHECK (LDPC) CODES 审中-公开
    一种适用于速率兼容的低密度奇偶校验（LDPC）代码的解码器

    公开(公告)号：WO2017178578A1

    公开(公告)日：2017-10-19

    申请号：PCT/EP2017/058904

    申请日：2017-04-13

    Applicant: XIEON NETWORKS S.À R.L.

    Inventor： CALABRÒ, Stefano

    IPC: H03M13/11

    CPC classification number: H03M13/1137 ,  H03M13/114 ,  H03M13/1148 ,  H03M13/116 ,  H03M13/6393

    Abstract: Disclosed herein is a decoder 10 for decoding a family of L rate compatible parity check codes, said family of parity check codes comprising a first code that can be represented by a bipartite graph having variable nodes, check nodes, and edges, and L-1 codes of increasingly lower code rate, among which the i -th code can be represented by a bipartite graph corresponding to the bipartite graph representing the ( i - 1 )-th code, to which an equal number of n i variable nodes and check nodes are added, wherein the added check nodes are connected via edges with selected ones of the variable nodes included in said i -th code, while the added variable nodes are connected via edges with selected added check nodes only. The decoder comprising L check node processing units 14, among which the i -th check node processing unit processes only the check nodes added in the i -th code over the (i -1) -th code, wherein said L check node processing units 14 are configured to operate in parallel.

    Abstract translation: 这里公开了一种解码器10，用于对L速率兼容奇偶校验码族进行解码，所述奇偶校验码族包括第一代码和第二代码，所述第一代码可以由二分组表示 具有变量节点，校验节点和边的图，以及越来越低的码率的L-1码，其中第i个码可以用二分图来表示 对应于表示第（i-1）个第二码的二分图，其中相同数目的第n个子码<！ - SIPO i 代码，而添加的变量节点仅通过边与选定的添加校验节点连接。 该解码器包括L个校验节点处理单元14，其中第i个校验节点处理单元仅处理在第i个校验节点中添加的校验节点， （i-1）代码中的第i个代码，其中所述第一校验节点处理单元14被配置为并行操作。

    TRANSMITTER AND PARITY PERMUTATION METHOD THEREOF
    32.
    发明申请
    TRANSMITTER AND PARITY PERMUTATION METHOD THEREOF 审中-公开
    发射机及其极性测试方法

    公开(公告)号：WO2016140516A3

    公开(公告)日：2016-11-03

    申请号：PCT/KR2016002094

    申请日：2016-03-02

    Applicant: SAMSUNG ELECTRONICS CO LTD

    Inventor： JEONG HONG-SIL ,  KIM KYUNG-JOONG ,  MYUNG SE-HO

    IPC: H03M13/11 ,  H03M13/27

    CPC classification number: H03M13/1148 ,  H03M13/1165 ,  H03M13/152 ,  H03M13/255 ,  H03M13/2707 ,  H03M13/2778 ,  H03M13/2906 ,  H03M13/611 ,  H03M13/6356 ,  H03M13/6362 ,  H04L1/0057 ,  H04L1/0068 ,  H04L1/0071 ,  H04L27/36

    Abstract: A transmitter is provided. The transmitter includes: a Low Density Parity Check (LDPC) encoder configured to encode input bits to generate parity bits; a parity permutator configured to perform parity permutation by interleaving the parity bits and group-wise interleaving a plurality of bit groups including the interleaved parity bits; and a puncturer configured to puncture some of the parity bits in the group-wise interleaved bit groups, wherein the parity permutator group-wise interleaves the bit groups such that some of the bit groups are positioned at predetermined positions, respectively, and a remainder of the bit groups are positioned without an order within the group-wise interleaved bit groups.

    Abstract translation: 提供发射机。 所述发射机包括：低密度奇偶校验（LDPC）编码器，被配置为编码输入比特以产生奇偶校验位; 配置为通过交织所述奇偶校验位并且逐组交织包括所述交错奇偶校验位的多个位组来执行奇偶校验排列的奇偶置换器; 以及穿孔器，被配置为对所述分组交织的比特组中的一些奇偶校验比特进行穿孔，其中，所述奇偶校验排列器分组地对所述比特组进行交织，使得所述一些比特组分别位于预定位置， 在组方式的交错位组中，位组被定位成没有顺序。

    TRANSMITTER AND SHORTENING METHOD THEREOF
    33.
    发明申请
    TRANSMITTER AND SHORTENING METHOD THEREOF 审中-公开
    发射机及其发射方法

    公开(公告)号：WO2016140504A1

    公开(公告)日：2016-09-09

    申请号：PCT/KR2016/002074

    申请日：2016-03-02

    Applicant: SAMSUNG ELECTRONICS CO., LTD.

    Inventor： KIM, Kyung-joong ,  MYUNG, Se-ho ,  JEONG, Hong-sil

    IPC: H03M13/15 ,  H03M13/11

    CPC classification number: H04L1/0063 ,  G06F11/1004 ,  H03M13/1148 ,  H03M13/1165 ,  H03M13/1191 ,  H03M13/152 ,  H03M13/253 ,  H03M13/255 ,  H03M13/2906 ,  H03M13/611 ,  H03M13/618 ,  H04L1/0041 ,  H04L1/0057 ,  H04L1/0069

    Abstract: A transmitter is provided. The transmitter includes: an outer encoder configured to encode input bits to generate outer-encoded bits including the input bits and parity bits; a zero padder configured to constitute Low Density Parity Check (LDPC) information bits including the outer-encoded bits and zero bits; and an LDPC encoder configured to encode the LDPC information bits, wherein the LDPC information bits are divided into a plurality of bit groups, and wherein the zero padder pads zero bits to at least some of the plurality of bit groups, each of which is formed of a same number of bits, to constitute the LDPC information bits based on a predetermined shortening pattern which provides that the some of the plurality of bit groups are not sequentially disposed in the LDPC information bits.

    Abstract translation: 提供发射机。 发射机包括：外部编码器，被配置为对输入比特进行编码以产生包括输入比特和奇偶校验比特的外部编码比特; 零填充器，被配置为构成包括外部编码比特和零比特的低密度奇偶校验（LDPC）信息比特; 以及LDPC编码器，被配置为对所述LDPC信息比特进行编码，其中所述LDPC信息比特被分成多个比特组，并且其中所述零填充器将零比特填充到所述多个比特组中的至少一些比特组， 以相同数量的比特来构成基于预定缩短模式的LDPC信息比特，该缩短模式规定多个比特组中的一些比特组不被顺序地置于LDPC信息比特中。

    방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
    34.
    发明申请
    방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 审中-公开
    广播信号发送装置，广播信号接收装置，广播信号发送方法和广播信号接收方法

    公开(公告)号：WO2015190695A1

    公开(公告)日：2015-12-17

    申请号：PCT/KR2015/003981

    申请日：2015-04-21

    Applicant: 엘지전자 주식회사

    Inventor： 백종섭 ,  고우석 ,  백서영 ,  홍성룡

    IPC: H04N7/01 ,  H04N7/015 ,  H04N7/08

    CPC classification number: H03M13/2732 ,  G06F11/10 ,  H03M13/1148 ,  H03M13/1165 ,  H03M13/152 ,  H03M13/253 ,  H03M13/255 ,  H03M13/271 ,  H03M13/2721 ,  H03M13/2742 ,  H03M13/2767 ,  H03M13/2792 ,  H03M13/618 ,  H03M13/6541 ,  H04B1/16 ,  H04L1/0041 ,  H04L1/0045 ,  H04L1/0058 ,  H04L1/0059 ,  H04L1/0065 ,  H04L1/0071 ,  H04L5/0044 ,  H04L12/18

    Abstract: 본 발명은 방송 신호를 전송하는 방법을 제안한다. 본 발명에 따른 방송 신호를 전송하는 방법은, 인풋 포맷팅 블락이 인풋스트림을 복수개의 PLP(Physical Layer Pipe)로 포맷팅하는 단계; 인코더가 상기 복수개의 PLP 내의 데이터들을 인코딩하는 단계; 타임 인터리버가 상기 복수개의 PLP 내의 인코딩된 데이터를 타임 인터리빙하는 단계, 여기서 상기 타임 인터리빙하는 단계는, 셀 인터리버가 상기 복수개의 PLP 내의 한 FEC(Forward Error Correction) 블락의 셀들의 순서를 바꿈으로써 상기 인코딩된 데이터를 셀 인터리빙하는 단계를 포함하고; 프레이머가 상기 타임 인터리빙된 데이터를 적어도 하나의 시그널 프레임으로 프레임 매핑하는 단계; 및 웨이브폼 블락이 상기 적어도 하나의 시그널 프레임의 매핑된 데이터를 웨이브폼 모듈레이팅하고, 상기 모듈레이팅된 데이터를 포함할 수 있다.

    Abstract translation: 提供广播信号发送方法。 根据本发明的广播信号发送方法包括以下步骤：输入格式化块将输入流格式化成多个物理层管道（PLP）; 编码器对所述多个PLP中的数据进行编码; 时间交织器对所述多个PLP中的编码数据进行时间交织，其中所述时间交织步骤包括以下步骤：其中小区交织器通过在一个前向纠错（FEC）中改变小区的顺序来对所述编码数据进行交织， 在多个PLP中阻塞; 成帧器帧 - 将时间交织的数据映射到至少一个信号帧; 并且波形块波形调制所述至少一个信号帧的映射数据，并且可以包括调制数据。

    ENCODING OF LOW-DENSITY PARITY CHECK FOR DIFFERENT LOW-DENSITY PARITY CHECK (LDPC) CODES SHARING COMMON HARDWARE RESOURCES
    35.
    发明申请
    ENCODING OF LOW-DENSITY PARITY CHECK FOR DIFFERENT LOW-DENSITY PARITY CHECK (LDPC) CODES SHARING COMMON HARDWARE RESOURCES 审中-公开
    编码低密度奇偶校验用于不同密度奇偶校验（LDPC）编码共享共享硬件资源

    公开(公告)号：WO2015039759A1

    公开(公告)日：2015-03-26

    申请号：PCT/EP2014/002544

    申请日：2014-09-18

    Applicant: U-BLOX AG

    Inventor： MAHDI, Ahmed S. ,  KANISTRAS, Nikolaos L. ,  PALIOURAS, Vassilis

    IPC: H03M13/11 ,  H03M13/13

    CPC classification number: H03M13/1102 ,  H03M13/1148 ,  H03M13/116 ,  H03M13/13 ,  H03M13/611 ,  H03M13/618 ,  H03M13/6362 ,  H03M13/6502 ,  H03M13/6516 ,  H03M13/6527 ,  H03M13/6572

    Abstract: The present invention is directed toward a parity check encoder for low density parity check (LDPC) codes and to an encoding method. In accordance with an embodiment, an encoder for error correction coding comprises: first hardware resources configured to receive a message bits vector and to compute an intermediate parity bits vector from the message bits vector wherein the intermediate parity bits vector is computed based on a sub-matrix of a parity check matrix corresponding to the message bits; and second hardware resources configured to compute a parity bits vector from the intermediate parity bits vector, wherein the second hardware resources are configured to compute parity bits for multiple different codes, and wherein portions of the hardware resources that are configured to compute the parity bits for a particular one of the codes are commonly shared with portions of the hardware resources that are configured to compute the parity bits for another particular one of the codes. Thus, the same encoder hardware can perform encoding for different block lengths and/or code rates using reduced storage and hardware complexity requirements.

    Abstract translation: 本发明涉及用于低密度奇偶校验（LDPC）码和编码方法的奇偶校验编码器。 根据实施例，用于纠错编码的编码器包括：第一硬件资源，被配置为从消息比特向量接收消息比特向量并计算中间奇偶校验位向量，其中基于子帧向量计算中间奇偶校验位向量， 对应于消息比特的奇偶校验矩阵的矩阵; 以及第二硬件资源，被配置为从所述中间奇偶校验位向量计算奇偶校验位向量，其中所述第二硬件资源被配置为针对多个不同的代码计算奇偶校验位，并且其中所述硬件资源的被配置为计算奇偶校验位的部分 所述代码中的特定一个通常与被配置为为另一特定代码计算奇偶校验位的硬件资源的部分共享。 因此，相同的编码器硬件可以使用减少的存储和硬件复杂度要求来对不同的块长度和/或码率执行编码。

    データ処理装置、及びデータ処理方法
    38.
    发明申请
    データ処理装置、及びデータ処理方法 审中-公开
    数据处理设备和数据处理方法

    公开(公告)号：WO2014178300A1

    公开(公告)日：2014-11-06

    申请号：PCT/JP2014/061156

    申请日：2014-04-21

    Applicant: ソニー株式会社

    Inventor： 篠原　雄二 ,  ムハンマド　ナビル　スウェ　ログヒン ,  マイケル　ロックラン ,  平山　雄一 ,  山本　真紀子

    IPC: H03M13/19 ,  H03M13/25 ,  H03M13/27 ,  H04L1/00

    CPC classification number: H03M13/1148 ,  H03M13/09 ,  H03M13/1105 ,  H03M13/1137 ,  H03M13/1165 ,  H03M13/255 ,  H03M13/2707 ,  H03M13/271 ,  H03M13/2906 ,  H03M13/356 ,  H03M13/611 ,  H04L1/0057 ,  H04L1/0065 ,  H04L1/007 ,  H04L1/0071 ,  H04L2001/0093

    Abstract: 　本技術は、LDPC符号を用いたデータ伝送において、良好な通信品質を確保することができるようにするデータ処理装置、及びデータ処理方法に関する。 送信装置では、符号長が16200ビットであり符号化率が8/15のLDPC符号の符号ビットを、8PSKで定める8個の信号点のうちのいずれかに対応するシンボルのシンボルビットに入れ替える入れ替えにおいて、3個の16200/3ビットの記憶容量を有する記憶単位に記憶され、それぞれの記憶単位から1ビットずつ読み出された3ビットの符号ビットを、1個のシンボルに割り当てる場合に、ビットb0は、ビットy1に、ビットb1は、ビットy0に、ビットb2は、ビットy2に、それぞれ入れ替えられる。そして、送信装置から送信されてくるデータから得られる、入れ替え後の符号ビットの位置が元の位置に戻される。本技術は、例えば、LDPC符号を用いたデータ伝送等を行う場合に適用できる。

    Abstract translation: 本发明涉及一种能够在使用LDPC码的数据传输期间确保良好的通信质量的数据处理装置; 和数据处理方法。 在传输设备中，当存储在具有3×16,200 / 3位存储容量的存储单元中并且在一个位读取1位时，分别由y1，y0和y2代替位b0，b1和b2， 将从每个存储单元的时间分配给一个符号，当用码长为16,200位的LDPC码和8/15的编码率的码位替换与8PSK规定的八个信号点中的任一个的符号相对应的符号的符号位时， 。 从由传输设备发送的数据获得的替换码位的位置返回到原始位置。 本发明可以应用于例如使用LDPC码的数据传输等。

    データ処理装置、及びデータ処理方法
    39.
    发明申请
    データ処理装置、及びデータ処理方法 审中-公开
    数据处理设备和数据处理方法

    公开(公告)号：WO2014123016A1

    公开(公告)日：2014-08-14

    申请号：PCT/JP2014/051622

    申请日：2014-01-27

    Applicant: ソニー株式会社

    Inventor： 篠原　雄二 ,  山本　真紀子

    IPC: H03M13/19

    CPC classification number: H03M13/1148 ,  H03M13/036 ,  H03M13/1165 ,  H03M13/152 ,  H03M13/255 ,  H03M13/2707 ,  H03M13/271 ,  H03M13/2906 ,  H03M13/356 ,  H03M13/616 ,  H04L1/0057 ,  H04L1/0071

    Abstract: 　本技術は、良好なエラーレートのLDPC符号を提供することができるようにするデータ処理装置、及びデータ処理方法に関する。 LDPCエンコーダは、符号長が64800ビットで、符号化率が12/30,13/30,14/30,15/30,16/30、又は、17/30のLDPC符号による符号化を行う。LDPC符号は、情報ビットとパリティビットを含み、検査行列Hは、LDPC符号の情報ビットに対応する情報行列部とパリティビットに対応するパリティ行列部とで構成される。検査行列Hの情報行列部は、その情報行列部の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって表される。本技術は、LDPC符号化及びLDPC復号を行う場合に適用できる。

    Abstract translation: 该技术涉及能够提供具有有利差错率的LDPC码的数据处理装置和数据处理方法。 该LDPC编码器以64800比特的码长和12 / 30,13 / 30,14 / 30,15 / 30,16 / 30或17/30 LDPC码率进行编码。 LDPC码包含信息比特和奇偶校验位，并且从对应于LDPC码的信息比特的信息矩阵部分和对应于奇偶校验位的奇偶校验矩阵部分配置校验矩阵（H）。 校验矩阵（H）的信息矩阵部分由表示每360行的信息矩阵部分的一个元素的位置的校验矩阵初始值表示。 该技术可以应用于进行LDPC编码和LDPC解码的情况。

    METHOD AND APPARATUS FOR CHANNEL CODING AND DECODING IN A COMMUNICATION SYSTEM USING A LOW-DENSITY PARITY-CHECK CODE
    40.
    发明申请
    METHOD AND APPARATUS FOR CHANNEL CODING AND DECODING IN A COMMUNICATION SYSTEM USING A LOW-DENSITY PARITY-CHECK CODE 审中-公开
    使用低密度奇偶校验码的通信系统中的通道编码和解码的方法和装置

    公开(公告)号：WO2011139133A3

    公开(公告)日：2012-04-19

    申请号：PCT/KR2011003441

    申请日：2011-05-09

    Applicant: SAMSUNG ELECTRONICS CO LTD

    Inventor： JEONG HONG-SIL ,  YUN SUNG-RYUL ,  YANG HYUN-KOO

    IPC: H03M13/11

    CPC classification number: H03M13/1148 ,  H03M13/033 ,  H03M13/1102 ,  H03M13/1185 ,  H03M13/152 ,  H03M13/2906 ,  H03M13/618 ,  H03M13/6362

    Abstract: A channel coding method in a communication system using a Low-Density Parity-Check (LDPC) code. The channel coding method includes determining a degree distribution for a plurality of column groups of an information part and a plurality of column groups of a parity part; determining degrees for the plurality of column groups of the information part based on the degree distribution; determining a shortening order based on the degrees for the plurality of column groups of the information part; generating a parity check matrix based on the shortening order; and performing coding using the generated parity check matrix.

    Abstract translation: 在使用低密度奇偶校验（LDPC）码的通信系统中的信道编码方法。 信道编码方法包括确定奇偶校验部分的信息部分和多个列组的多个列组的度分布; 基于所述度分布来确定所述信息部分的所述多个列组的度数; 基于信息部分的多个列组的度数来确定缩短顺序; 基于缩短顺序生成奇偶校验矩阵; 以及使用所生成的奇偶校验矩阵执行编码。

Patent Agency Ranking