中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

9 records (took 0.008 seconds)

    INTEGRIERTE SCHALTUNG MIT STROMSPARMODUS UND VERFAHREN ZUM BETREIBEN DER INTEGRIERTEN SCHALTUNG
    2.
    发明申请
    INTEGRIERTE SCHALTUNG MIT STROMSPARMODUS UND VERFAHREN ZUM BETREIBEN DER INTEGRIERTEN SCHALTUNG 审中-公开
    集成电路与睡眠模式和运行方法集成电路

    公开(公告)号：WO2004109921A1

    公开(公告)日：2004-12-16

    申请号：PCT/DE2004/000768

    申请日：2004-04-14

    Applicant: INFINEON TECHNOLOGIES AG ,  GAMMEL, Berndt, M. ,  KÜNEMUND, Thomas

    Inventor： GAMMEL, Berndt, M. ,  KÜNEMUND, Thomas

    IPC: H03K19/00

    CPC classification number: H03K19/0016 ,  H03K21/403

    Abstract: Integrierte Schaltung und Verfahren zum Betreiben der integrierten Schaltung, insbesondere zum Versetzen derselben in einen Stromsparmodus Es wird integrierte eine Schaltung mit folgenden Merkmalen vorgeschlagen: - einer ersten Schaltungseinheit (SE1), die durch eine Steuervorrichtung (SV) in einen Stromsparmodus versetzbar ist, wobei die erste Schaltungseinheit (SE1) beim Wechsel von dem Stromsparmodus in ihren regulären Betriebszustand in einen vorbestimmten Ausgangszustand gebracht wird, - einer zweiten Schaltungseinheit (SE2), die durch die Steuervorrichtung (SV) in einen Stromsparmodus versetzbar ist, während dem sie die unmittelbar vor dem Zustand eingenommenen Daten und/oder Instruktionen speichert, wobei die zweite Schaltungseinheit (SE2) diese Daten und/oder Instruktionen beim Wechsel von dem Stromsparmodus in ihren Betriebszustand wieder aufnimmt und zur Verfügung stellt, wobei die zweite Schaltungseinheit (SE2) einen Eingangsanschluss (EAS) aufweist, an dem zum Wechsel in den Stromsparmodus und während diesem ein erstes Potential anlegbar ist und an dem zum Wechsel in den Betriebszustand und währenddessen ein zweites Potential anlegbar ist.

    Abstract translation: 一种用于在省电模式移动所述相同操作集成电路，特别是集成电路和方法综合提出了具有以下特征的电路： - 第一电路单元（SE1），该（SV）是通过在省电模式的控制装置，其中所述可移动的 第二电路单元（SE2）时，（SV）处于省电模式移动的由所述控制装置期间，他们的状态之前的 - 从省电模式到其正常工作状态下，当改变第一电路单元（SE1）被放置在一个预定的初始状态 占用的数据和/或存储指令，所述第二电路单元（SE2），该数据和/或指令从在其操作状态恢复省电模式改变，并且当使用（SE2）具有第二电路单元具有输入连接（EAS）， 其中的变化 省电模式，并在此第一电势可以被施加，并在其间的第二电势可被施加在操作状态改变和。

    DATENVERARBEITUNGSVORRICHTUNG
    3.
    发明申请
    DATENVERARBEITUNGSVORRICHTUNG 审中-公开
    计算设备

    公开(公告)号：WO2003073288A2

    公开(公告)日：2003-09-04

    申请号：PCT/DE2003/000096

    申请日：2003-01-15

    Applicant: INFINEON TECHNOLOGIES AG ,  GAMMEL, Berndt, M. ,  LEDWA, Ralph ,  MAY, Christian

    Inventor： GAMMEL, Berndt, M. ,  LEDWA, Ralph ,  MAY, Christian

    IPC: G06F12/00

    CPC classification number: G06F11/073 ,  G06F11/0751

    Abstract: Die Erfindung betrifft eine Datenverarbeitungsvorrichtung mit einer Recheneinheit (1), einer Speicherkomponente und einer Abbildungsvorrichtung (3) zur Abbildung der Adressen eines virtuellen Speichers (4) auf Adressen eines physikalischen Speichers (5) und der Speicherkomponente, wobei die Durchführung einer Abbildung durch die Recheneinheit (1) veranlaßt ist. Die erfindungsgemäße Datenverarbeitungsvorrichtung ist dadurch gekennzeichnet, daß Mittel (6) vorgesehen sind, durch die bei Auftreten eines Fehlers bei der Abbildung in der Abbildungsvorrichtung (3) eine Speicherung von Fehlerrandbedingungen in einem für die Recheneinheit zugreifbaren Speicher (2) durchführbar ist.

    Abstract translation: 本发明涉及具有处理单元的数据处理装置（1），存储部件和用于虚拟存储（4）的地址映射到物理存储器的地址的成像装置（3）（5）和存储组件，其特征在于，通过所述运算单元的图片的实施 （1）被启动。 本发明的数据处理装置的特征在于，装置（6）被提供用于故障状态存储在用于计算单元的存储器（2）可以通过一个故障的情况下在成像在成像装置（3）来进行可访问的。

    MEMORY FOR THE CENTRAL UNIT OF A COMPUTER, CORRESPONDING COMPUTER, AND METHOD FOR SYNCHRONISING A MEMORY WITH THE MAIN MEMORY OF A COMPUTER
    6.
    发明申请
    MEMORY FOR THE CENTRAL UNIT OF A COMPUTER, CORRESPONDING COMPUTER, AND METHOD FOR SYNCHRONISING A MEMORY WITH THE MAIN MEMORY OF A COMPUTER 审中-公开
    内存计算系统，计算系统和方法的中央处理单元同步一个程序的计算系统的主存储器

    公开(公告)号：WO03048943A2

    公开(公告)日：2003-06-12

    申请号：PCT/DE0204066

    申请日：2002-10-31

    Applicant: INFINEON TECHNOLOGIES AG ,  GAMMEL BERNDT M ,  KUENEMUND THOMAS ,  SEDLAK HOLGER

    Inventor： GAMMEL BERNDT M ,  KUENEMUND THOMAS ,  SEDLAK HOLGER

    IPC: G06F12/0804 ,  G06F12/14 ,  G06F21/24 ,  H04L9/10 ,  G06F1/00 ,  G06F12/08

    CPC classification number: G06F12/1408 ,  G06F12/0804

    Abstract: The invention relates to a memory, especially a cache memory, and a method for synchronising said cache memory with the main memory of a computer. According to the inventive method, each memory entry has an address range, a data area which is associated with the address range, and an identification area which is associated with the address range. Said identification area has a first memory field containing a value which indicates whether data is stored in the data area of the memory or with which cryptographic key. The information contained in the first memory field can be used as a starting point for synchronisation, on the basis of an accepted association between the data to be synchronised and the cryptographic keys.

    Abstract translation: 本发明提出一种存储器，特别是高速缓冲存储器，和同步高速缓冲存储器的计算机系统的主存储器的一种方法，其中具有地址范围内的每个存储条目，所分配的地址范围的数据区，和与所述地址空间标识符字段相关联。 在这种情况下的识别区包括第一存储器阵列包括一个值，指示加密密钥数据是否与存储在存储器中的数据区域。 由于推定数据和加密密钥同步之间的关联，包含在第一存储器字段中的信息可以作为同步的基准。

    METHOD FOR OPERATING A CACHE MEMORY
    9.
    发明申请
    METHOD FOR OPERATING A CACHE MEMORY 审中-公开
    用于操作的高速缓冲存储器

    公开(公告)号：WO2004055678A2

    公开(公告)日：2004-07-01

    申请号：PCT/DE0303984

    申请日：2003-12-03

    Applicant: INFINEON TECHNOLOGIES AG ,  DIRSCHERL GERD ,  GAMMEL BERNDT M ,  SMOLA MICHAEL

    Inventor： DIRSCHERL GERD ,  GAMMEL BERNDT M ,  SMOLA MICHAEL

    IPC: G06F12/08 ,  G06F12/14

    CPC classification number: G06F12/0864 ,  G06F12/1408

    Abstract: The invention relates to a method for operating a cache memory (5), whose memory area is subdivided into sets (61, 62, 6N) and addressed by means of an address (1) containing at least two fields. One of the fields in said address (1) is created from a linking function based on a modulo-N operation and N corresponds to the number of sets (61, 62, 6N) in the cache memory.

    Abstract translation: 的至少两个场地址（1）寻址操作的高速缓冲存储器（5），在设定存储区域（61，62，6N）被分割，并且具有的方法是，其中的地址（1）的用于寻址的字段之一 的存储器区域被从基于模N运算的逻辑功能形成，并且N是组数（61，62，6N）对应于高速缓冲存储器。

Patent Agency Ranking