摘要:
A device for cooling an object to be cooled, such as a computer in a computer rack of a computing center, includes a pump (12) for moving a cooling liquid in a cooling section and a negative pressure generator (14) configured to generate, in the cooling section, a pressure which is less than the atmospheric pressure. The device furthermore comprises an evaporator of a heat pump, wherein the pressure in the cooling section is at least partially influenced by a negative pressure in the evaporator, wherein the evaporator can be associated with a compressor adapted to compress and transport evaporated liquid to a liquefier. In addition, a pressure detector (16) may further be disposed in a cooling circuit to take an alarm measure upon a pressure rise. Due to the negative pressure, a leak does not result in the working liquid leaking out, so that water can be used as the working liquid.
摘要:
A liquefier (500) for a heat pump includes a liquefier space (510), a compressor motor (411, 431) and a motor fixture (580) for holding the stationary motor part, wherein the motor further has a motor shaft (412, 432) and a compressor wheel (413, 433) connected to the motor shaft (412, 432). The motor fixture (580) is formed so that the stationary motor part is held, so that it is in contact with liquefied working fluid (530) when liquefied working fluid (530) is filled in the liquefier space (510). Furthermore, the compressor wheel (413, 433) extends into a region (414, 434) of the heat pump in which a channel for gaseous working fluid to be compressed passes.
摘要:
In a heat pump with an evaporator (200) and a liquefier (500) as well as a gas region extending between the evaporator and the liquefier, the liquefier (500) is arranged above the evaporator (200) in a setup direction for operation of the heat pump.
摘要:
Die erfindungsgemäße Schaltungsanordnung zur Spannungsregelung weist einen Längsregler (1) mit einem Regelverstärker (5) und einer diesem nachgeschalteten Ladungspumpe (6) auf. Zudem weist die Schaltungsanordnung eine Referenzspannungseinheit (4) zur Erzeugung einer Referenzspannung (S1) für den Regelverstärker (5) und eine Startereinheit (3) zur Erzeugung einer Starterspannung (UOUT) auf, um den Regelverstärker (5), die Ladungspumpe (6) und die Referenzspannungseinheit (4) während des Startens des Längsreglers (1) mit Spannung zu versorgen.
摘要:
Eine Vorrichtung zum Umsetzen einer Dual-Rail-Eingabe, die zwei Nutzoperandenbits und zwei Hilfsoperandenbits aufweist, in eine One-Hot-codierte Ausgabe mit drei Ausgangsoperanden umfaßt eine Steuerungseinrichtung zum Betreiben der Vorrichtung in einem Datenmodus und zum Betreiben der Vorrichtung in einem Vorbereitungsmodus, der dem Datenmodus folgt. Die Vorrichtung umfaßt ferner eine Logikschaltung zum Verknüpfen der zwei Nutzoperandenbits und der zwei Hilfsoperandenbits, so daß in dem Datenmodus zwei Ausgangsoperanden der drei Ausgangsoperanden einen anderen Wert als der dritte Ausgangsoperand haben, und wobei die Vorrichtung ferner ausgebildet ist, um in dem Vorbereitungsmodus die drei Ausgangsoperanden auf denselben Wert zu bringen. Die Umsetzervorrichtung kann vorzugsweise in einem Drei-Operanden-Addierer als Schnittstelle zwischen einem Dual-Rail-Drei-Bit-Halbaddierer und einer Sum-Carry-Stufe eines Zwei-Bit-Volladdierers eingesetzt werden, um trotz der Ausführung des Zwei-Bit-Volladdierers in Single-Rail-Technik dieselbe Sicherheit wie eine komplette Ausführung des Drei-Operanden-Addierers in Dual-Rail-Technik zu erreichen.
摘要:
The invention relates to an integrated circuit comprising at least one voltage regulator, which is connected between a supply potential terminal and a reference potential terminal. The integrated circuit also has at least one useful circuit, which contains a memory and/or logic unit, whose supply potential input is coupled to the output of the voltage regulator. According to the invention, the voltage regulator can be switched off by a first switching device in a power saving mode. The supply potential input of the useful circuit is then connected to the supply potential terminal via a diode circuit.
摘要:
The invention relates to a cryptographic processor comprising a central processing unit and a coprocessor, said coprocessor having a large number of arithmetic subunits and a single control unit, which is coupled to each of the arithmetic subunits. The control unit divides a cryptographic operation among the individual subunits in the form of suboperations. The central processing unit, the large number of arithmetic subunits and the control unit are integrated into a single chip, said chip having a common power supply input for supplying the large number of arithmetic subunits and the control unit with current. The arrangement in series of different arithmetic subunits increases the throughput of the cryptographic processor and randomises the current profile, which can be detected at the power supply input, in such a way that it is impossible for an attacker to deduce the characters that are being processed in the individual arithmetic subunits.
摘要:
Verfahren und Vorrichtung zum modularen Multiplizieren und Rechenwerk zum modularen Multiplizieren Bei einem Verfahren zum modularen Multiplizieren eines Multi-plikanden (C) mit einem Multiplikator (M) unter Verwendung eines Moduls (N), wobei der Multiplikand, der Multiplikator und der Modul Polynome einer Variablen sind, wird ein Multi-plikations-Vorausschau-Verfahren (210), um einen Multiplika-tions-Verschiebungswert (sZ) zu erhalten, ausgeführt. Ein Zwischenergebnis-Polynom (Z) wird um die Anzahl von Stellen des Multiplikations-Verschiebungs-Werts (sZ) nach links ver-schoben (214), um ein verschobenes Zwischenergebnis-Polynom (Z') zu erhalten. Darüber hinaus wird ein Reduktions-Vorausschau-Verfahren (212), um einen Reduktions-Verschiebungswert (sN) zu erhalten, ausgeführt, wobei der Re-duktions-Verschiebungswert gleich der Differenz des Grads des verschobenen Zwischenergebnis-Polynoms (Z') und des Grads des Modul-Polynoms (N) ist. Hierauf wird das Modul-Polynom um ei-ne Anzahl von Stellen gleich dem Reduktions-Verschiebungswert verschoben (216), um ein verschobenes Modul-Polynom zu erhal-ten. In einer Drei-Operanden-Addition (218) werden das ver-schobene Zwischenergebnis-Polynom (Z') und der Multiplikand (C) summiert, und das verschobene Modul-Polynom (N') wird subtrahiert, um ein aktualisiertes Zwischenergebnis-Polynom (Z) zu erhalten. Durch iteratives Ausführen (226) der vorste-henden Schritte wird die modulare Multiplikation nach und nach abgearbeitet, bis sämtliche Potenzen des Multiplikator-Polynoms verarbeitet sind. Durch eine Übertrag-Abschalt-Funktion ist es möglich, sowohl eine Z/NZ-Arithmetik als auch eine GF(2n)-Arithmetik auf einem einzigen Langzahl-Rechenwerk auszuführen.
摘要:
Die Erfindung schlägt eine Mikroprozessorschaltung zum Organisieren des Zugriffs auf in einen Speicher abgelegte Daten oder Programme mit wenigstens einem Mikroprozessor, einem Speicher für ein Betriebssystem und wenigstens einem Speicher zur freien Programmierung mit individuellen Fremdprogrammen vor, wobei in dem Speicher zur freien Programmierung mehrere Speicherbereiche mit jeweiligen Adressräumen vorgesehen sind, wobei jedem Adressraum ein Kennzeichner zugeordnet ist. Die Mikroprozessorschaltung weist weiterhin Mittel auf, die den jeweils einem Speicherbereich zugeordneten Kennzeichen jeweils vor der Adressierung eines Speicherbereiches in ein erstes Hilfsregister laden und die den Kennzeichner des adressierten Speicherbereiches in ein zweites Hilfsregister laden und die einen Vergleich des ersten und zweiten Hilfsregisters vornehmen. Weiterhin ist vorgesehen, jedem Adressraum eines Speicherbereiches wenigstens eine Zugriffsrechte beinhaltende Bitfolge zuzuordnen, wodurch Code-Befehle und sensible Daten vor Schreibzugriffen aus anderen Fremdprogrammen geschützt werden können.
摘要:
A field effect transmitter is disclosed with: a source section (2); a drain section (3); a channel formation region (6) between the source and drain sections in which can be formed an electrically conducting channel connecting the source and drain sections; and a gate section (5) next to the channel formation region. This field effect transistor is characterised in that a gate covering element (7) is provided and electrically connected to the source or drain section and entirely or partially encloses the regions of the gate section (5) which do not face the channel formation region (6).