DEVICE FOR COOLING AND COMPUTER RACKS
    1.
    发明申请
    DEVICE FOR COOLING AND COMPUTER RACKS 审中-公开
    冷却和计算机机架装置

    公开(公告)号:WO2011141503A1

    公开(公告)日:2011-11-17

    申请号:PCT/EP2011/057598

    申请日:2011-05-11

    IPC分类号: G06F1/20 H05K7/20

    摘要: A device for cooling an object to be cooled, such as a computer in a computer rack of a computing center, includes a pump (12) for moving a cooling liquid in a cooling section and a negative pressure generator (14) configured to generate, in the cooling section, a pressure which is less than the atmospheric pressure. The device furthermore comprises an evaporator of a heat pump, wherein the pressure in the cooling section is at least partially influenced by a negative pressure in the evaporator, wherein the evaporator can be associated with a compressor adapted to compress and transport evaporated liquid to a liquefier. In addition, a pressure detector (16) may further be disposed in a cooling circuit to take an alarm measure upon a pressure rise. Due to the negative pressure, a leak does not result in the working liquid leaking out, so that water can be used as the working liquid.

    摘要翻译: 一种用于冷却被冷却物体的装置,例如计算中心的计算机机架中的计算机,包括用于移动冷却部分中的冷却液体的泵(12)和负压发生器(14) 在冷却部中,压力小于大气压。 该装置还包括热泵的蒸发器,其中冷却部分中的压力至少部分地受蒸发器中的负压影响,其中蒸发器可与压缩机相关联,压缩机适于压缩并将蒸发的液体输送到液化器 。 此外,压力检测器(16)还可以设置在冷却回路中以在压力上升时进行报警测量。 由于负压,泄漏不会导致工作液体泄漏,因此水可以用作工作液体。

    LIQUEFIER FOR A HEAT PUMP, HEAT PUMP, AND METHOD OF MANUFACTURING A LIQUEFIER
    2.
    发明申请
    LIQUEFIER FOR A HEAT PUMP, HEAT PUMP, AND METHOD OF MANUFACTURING A LIQUEFIER 审中-公开
    用于热泵,热泵的液化器和制造液化剂的方法

    公开(公告)号:WO2009121547A3

    公开(公告)日:2009-11-26

    申请号:PCT/EP2009002313

    申请日:2009-03-30

    IPC分类号: F25B30/02 F25B31/00 F25B39/04

    摘要: A liquefier (500) for a heat pump includes a liquefier space (510), a compressor motor (411, 431) and a motor fixture (580) for holding the stationary motor part, wherein the motor further has a motor shaft (412, 432) and a compressor wheel (413, 433) connected to the motor shaft (412, 432). The motor fixture (580) is formed so that the stationary motor part is held, so that it is in contact with liquefied working fluid (530) when liquefied working fluid (530) is filled in the liquefier space (510). Furthermore, the compressor wheel (413, 433) extends into a region (414, 434) of the heat pump in which a channel for gaseous working fluid to be compressed passes.

    摘要翻译: 用于热泵的液化器(500)包括用于保持固定电动机部件的液化空间(510),压缩机电动机(411,4123)和电动机固定装置(580),其中电动机还具有电动机轴(412, 432)和连接到电动机轴(412,432)的压缩机叶轮(413,433)。 电动机固定装置(580)形成为使得固定电动机部分被保持,使得当液化工作流体(530)填充在液化空间(510)中时,其与液化工作流体(530)接触。 此外,压缩机叶轮(413,433)延伸到热泵的区域(414,434),在该区域中,待压缩的气态工作流体通道通过。

    VORRICHTUNG UND VERFAHREN ZUM UMSETZEN UND ADDIERERSCHALTUNG
    5.
    发明申请
    VORRICHTUNG UND VERFAHREN ZUM UMSETZEN UND ADDIERERSCHALTUNG 审中-公开
    装置和方法用于转换和加法

    公开(公告)号:WO2004031938A2

    公开(公告)日:2004-04-15

    申请号:PCT/EP2003/010596

    申请日:2003-09-23

    IPC分类号: G06F7/00

    摘要: Eine Vorrichtung zum Umsetzen einer Dual-Rail-Eingabe, die zwei Nutzoperandenbits und zwei Hilfsoperandenbits aufweist, in eine One-Hot-codierte Ausgabe mit drei Ausgangsoperanden umfaßt eine Steuerungseinrichtung zum Betreiben der Vorrichtung in einem Datenmodus und zum Betreiben der Vorrichtung in einem Vorbereitungsmodus, der dem Datenmodus folgt. Die Vorrichtung umfaßt ferner eine Logikschaltung zum Verknüpfen der zwei Nutzoperandenbits und der zwei Hilfsoperandenbits, so daß in dem Datenmodus zwei Ausgangsoperanden der drei Ausgangsoperanden einen anderen Wert als der dritte Ausgangsoperand haben, und wobei die Vorrichtung ferner ausgebildet ist, um in dem Vorbereitungsmodus die drei Ausgangsoperanden auf denselben Wert zu bringen. Die Umsetzervorrichtung kann vorzugsweise in einem Drei-Operanden-Addierer als Schnittstelle zwischen einem Dual-Rail-Drei-Bit-Halbaddierer und einer Sum-Carry-Stufe eines Zwei-Bit-Volladdierers eingesetzt werden, um trotz der Ausführung des Zwei-Bit-Volladdierers in Single-Rail-Technik dieselbe Sicherheit wie eine komplette Ausführung des Drei-Operanden-Addierers in Dual-Rail-Technik zu erreichen.

    摘要翻译: 用于将包括两个有用操作数位和两个辅助双轨输入到具有三个输出操作数的一热编码输出的装置包括控制装置用于在数据模式下操作的装置和用于在准备模式下操作的装置中, 以下的数据模式。 该装置还包括一个逻辑电路,用于组合所述两个有用的操作数位和两个辅助,使得在数据模式中,三个输出操作数的两个输出操作数具有比第三输出操作数以外的值,并且其中所述装置还被配置为在准备模式中,三个输出操作数 把相同的值。 该转换器装置中,优选在三操作数加法器,以便尽管两个位全加器的执行中使用作为双轨三比特半加器和一个二位的全加法器的总和进位级之间的界面 实现单轨技术安全一样的完整实现双轨道技术三个操作数加法器。

    INTEGRATED CIRCUIT WITH LOW ENERGY CONSUMPTION IN A POWER SAVING MODE
    6.
    发明申请
    INTEGRATED CIRCUIT WITH LOW ENERGY CONSUMPTION IN A POWER SAVING MODE 审中-公开
    随着节能低能耗集成电路

    公开(公告)号:WO02082248A3

    公开(公告)日:2003-07-31

    申请号:PCT/DE0200821

    申请日:2002-03-07

    IPC分类号: G06F1/32

    摘要: The invention relates to an integrated circuit comprising at least one voltage regulator, which is connected between a supply potential terminal and a reference potential terminal. The integrated circuit also has at least one useful circuit, which contains a memory and/or logic unit, whose supply potential input is coupled to the output of the voltage regulator. According to the invention, the voltage regulator can be switched off by a first switching device in a power saving mode. The supply potential input of the useful circuit is then connected to the supply potential terminal via a diode circuit.

    摘要翻译: 本发明提出了具有电源电位端子与张力调节器相互连接的基准电位端子之间的至少一个集成电路,其进一步包括至少一个存储器和/或逻辑包括利用电路中,源极电势输入端耦合到所述电压调节器的输出。 根据本发明,通过第一开关装置在电压调节器的功率节省模式关闭。 利用电路的源极电位的输入,然后通过一个二极管电路到电源电位连接而连接。

    CRYPTOGRAPHIC PROCESSOR
    7.
    发明申请
    CRYPTOGRAPHIC PROCESSOR 审中-公开
    加密处理器

    公开(公告)号:WO0248845A3

    公开(公告)日:2002-11-14

    申请号:PCT/EP0114349

    申请日:2001-12-06

    摘要: The invention relates to a cryptographic processor comprising a central processing unit and a coprocessor, said coprocessor having a large number of arithmetic subunits and a single control unit, which is coupled to each of the arithmetic subunits. The control unit divides a cryptographic operation among the individual subunits in the form of suboperations. The central processing unit, the large number of arithmetic subunits and the control unit are integrated into a single chip, said chip having a common power supply input for supplying the large number of arithmetic subunits and the control unit with current. The arrangement in series of different arithmetic subunits increases the throughput of the cryptographic processor and randomises the current profile, which can be detected at the power supply input, in such a way that it is impossible for an attacker to deduce the characters that are being processed in the individual arithmetic subunits.

    摘要翻译: 密码处理器包括中央处理单元和协处理器,协处理器具有多个子阵列和耦合到多个子阵列中的每一个的单个控制器。 密码操作由控制单元以子操作的形式分配给各个子处理器。 中央处理单元,多个子阵列和控制单元集成在单个芯片上,该芯片具有用于为多个子阵列和控制单元供电的公共电源电流通路。 一方面,通过部分计算单元的并行布置来增加密码处理器的吞吐量。 但是,另一方面,在供电电流存取中可以检测到的当前配置文件也是随机的,这样攻击者就不能再推断单个部分计算中处理的数字。

    VERFAHREN UND VORRICHTUNG ZUM MODULAREN MULTIPLIZIEREN UND RECHENWERK ZUM MODULAREN MULTIPLIZIEREN
    8.
    发明申请
    VERFAHREN UND VORRICHTUNG ZUM MODULAREN MULTIPLIZIEREN UND RECHENWERK ZUM MODULAREN MULTIPLIZIEREN 审中-公开
    方法和设备模块化乘以处理单元模块化倍增

    公开(公告)号:WO2002067108A2

    公开(公告)日:2002-08-29

    申请号:PCT/EP2002/000719

    申请日:2002-01-24

    IPC分类号: G06F7/72

    CPC分类号: G06F7/722 G06F7/724

    摘要: Verfahren und Vorrichtung zum modularen Multiplizieren und Rechenwerk zum modularen Multiplizieren Bei einem Verfahren zum modularen Multiplizieren eines Multi-plikanden (C) mit einem Multiplikator (M) unter Verwendung eines Moduls (N), wobei der Multiplikand, der Multiplikator und der Modul Polynome einer Variablen sind, wird ein Multi-plikations-Vorausschau-Verfahren (210), um einen Multiplika-tions-Verschiebungswert (sZ) zu erhalten, ausgeführt. Ein Zwischenergebnis-Polynom (Z) wird um die Anzahl von Stellen des Multiplikations-Verschiebungs-Werts (sZ) nach links ver-schoben (214), um ein verschobenes Zwischenergebnis-Polynom (Z') zu erhalten. Darüber hinaus wird ein Reduktions-Vorausschau-Verfahren (212), um einen Reduktions-Verschiebungswert (sN) zu erhalten, ausgeführt, wobei der Re-duktions-Verschiebungswert gleich der Differenz des Grads des verschobenen Zwischenergebnis-Polynoms (Z') und des Grads des Modul-Polynoms (N) ist. Hierauf wird das Modul-Polynom um ei-ne Anzahl von Stellen gleich dem Reduktions-Verschiebungswert verschoben (216), um ein verschobenes Modul-Polynom zu erhal-ten. In einer Drei-Operanden-Addition (218) werden das ver-schobene Zwischenergebnis-Polynom (Z') und der Multiplikand (C) summiert, und das verschobene Modul-Polynom (N') wird subtrahiert, um ein aktualisiertes Zwischenergebnis-Polynom (Z) zu erhalten. Durch iteratives Ausführen (226) der vorste-henden Schritte wird die modulare Multiplikation nach und nach abgearbeitet, bis sämtliche Potenzen des Multiplikator-Polynoms verarbeitet sind. Durch eine Übertrag-Abschalt-Funktion ist es möglich, sowohl eine Z/NZ-Arithmetik als auch eine GF(2n)-Arithmetik auf einem einzigen Langzahl-Rechenwerk auszuführen.

    摘要翻译: 由乘法器使用模数(N),变量的被乘数,乘数和模量多项式(M)的方法和用于模乘和算术单元,用于模块化乘以用于多plikanden(C)的模乘的方法装置 是,是一种多plikations先行方法(210),以获得一个乘法器 - 蒸发散移位值(一个或多个Z)被执行。 中间结果多项式(Z)(SZ),得到的乘法移位值的位数向左VER-插入(214),一个移位的中间结果多项式(Z“)。 此外,为了获得一个还原位移值(S N)的减小先行方法(212)被执行,其中,所述还原移位值等于所述移位的中间结果多项式(Z“)的程度的差和度 是模多项式(N)。 然后,模块多项式等于通过的位置处的还原位移值(216)到第保护者-移位模数多项式EI-NE号码移位。 在三操作数加法(218)移位的中间结果多项式(Z“)是和所述被乘数(C)被相加,和该移模数多项式(N”)减去更新的中间结果多项式( 以获得Z)。 通过迭代地执行(226)所述vorste-Henden步骤被处理的模乘逐渐直到乘法器多项式的所有权力被处理。 由进位关控制功能,因此能够同时执行Z / NZ算术以及一个GF(2 n)的算术单长数算术逻辑单元上。

    MIKROPROZESSORSCHALTUNG FÜR DATENTRÄGER UND VERFAHREN ZUM ORGANISIEREN DES ZUGRIFFS AUF IN EINEM SPEICHER ABGELEGTEN DATEN
    9.
    发明申请
    MIKROPROZESSORSCHALTUNG FÜR DATENTRÄGER UND VERFAHREN ZUM ORGANISIEREN DES ZUGRIFFS AUF IN EINEM SPEICHER ABGELEGTEN DATEN 审中-公开
    微处理器电路介质和方法组织访问存储在存储器中的数据

    公开(公告)号:WO2002063463A2

    公开(公告)日:2002-08-15

    申请号:PCT/DE2002/000256

    申请日:2002-01-25

    IPC分类号: G06F9/00

    CPC分类号: G06F12/1483 G06F12/1441

    摘要: Die Erfindung schlägt eine Mikroprozessorschaltung zum Organisieren des Zugriffs auf in einen Speicher abgelegte Daten oder Programme mit wenigstens einem Mikroprozessor, einem Speicher für ein Betriebssystem und wenigstens einem Speicher zur freien Programmierung mit individuellen Fremdprogrammen vor, wobei in dem Speicher zur freien Programmierung mehrere Speicherbereiche mit jeweiligen Adressräumen vorgesehen sind, wobei jedem Adressraum ein Kennzeichner zugeordnet ist. Die Mikroprozessorschaltung weist weiterhin Mittel auf, die den jeweils einem Speicherbereich zugeordneten Kennzeichen jeweils vor der Adressierung eines Speicherbereiches in ein erstes Hilfsregister laden und die den Kennzeichner des adressierten Speicherbereiches in ein zweites Hilfsregister laden und die einen Vergleich des ersten und zweiten Hilfsregisters vornehmen. Weiterhin ist vorgesehen, jedem Adressraum eines Speicherbereiches wenigstens eine Zugriffsrechte beinhaltende Bitfolge zuzuordnen, wodurch Code-Befehle und sensible Daten vor Schreibzugriffen aus anderen Fremdprogrammen geschützt werden können.

    摘要翻译: 本发明提出一种具有至少一个微处理器,用于操作系统的存储器和之前使用单独的外部程序对自由编程的至少一个存储器,其中所述存储器中用于自由编程多个与各存储区组织到存储器存储的数据或程序的访问的微处理器电路 提供的地址空间,其中每一个地址空间被分配的标识符。 微处理器电路还包括用于加载存储器区域的寻址之前在每种情况下分别分配的存储区域的标志为第一辅助寄存器和被寻址的存储器区域的识别符加载到第二辅助寄存器,并且使第一和第二辅助寄存器的比较装置。 它进一步提供分配含有的存储区域,其中代码的命令和敏感的数据从写访问可被保护免受其他外部程序的每个地址空间中的至少一个的访问权限比特序列。

    FIELD EFFECT TRANSISTOR
    10.
    发明申请
    FIELD EFFECT TRANSISTOR 审中-公开
    场效应晶体管

    公开(公告)号:WO9721249A3

    公开(公告)日:1997-08-14

    申请号:PCT/DE9602192

    申请日:1996-11-18

    发明人: SEDLAK HOLGER

    IPC分类号: H01L29/417 H01L29/78

    CPC分类号: H01L29/78 H01L29/41775

    摘要: A field effect transmitter is disclosed with: a source section (2); a drain section (3); a channel formation region (6) between the source and drain sections in which can be formed an electrically conducting channel connecting the source and drain sections; and a gate section (5) next to the channel formation region. This field effect transistor is characterised in that a gate covering element (7) is provided and electrically connected to the source or drain section and entirely or partially encloses the regions of the gate section (5) which do not face the channel formation region (6).

    摘要翻译: 公开了一种场效应发射器,具有:源极部分(2); 排水部(3); 在源极和漏极部分之间的沟道形成区域(6)可以形成连接源极和漏极部分的导电沟道; 以及在通道形成区域旁边的栅极部分(5)。 该场效应晶体管的特征在于,栅极覆盖元件(7)设置并电连接到源极或漏极部分,并且完全或部分地包围不面向沟道形成区域(6)的栅极部分(5)的区域 )。