公开(公告)号：WO2005043761A1

公开(公告)日：2005-05-12

申请号：PCT/EP2004/009061

申请日：2004-08-12

Applicant: INFINEON TECHNOLOGIES AG ,  KUZMENKA, Maksim ,  MUFF, Simon ,  RUCKERBAUER, Hermann

Inventor： KUZMENKA, Maksim ,  MUFF, Simon ,  RUCKERBAUER, Hermann

IPC: H03K19/003

CPC classification number: H03K19/018514 ,  H03K19/0175 ,  H03K19/01812

Abstract: Ein Schaltungssystem weist eine Einrichtung (102) zum Ansteuern einer ersten und einer zweiten Speichereinheit mittels eines differentiellen Ansteuersignals auf. Das differentielle Ansteuerungssignal weist ein erstes Ansteuersignal und ein zweites, zu dem ersten Ansteuersignal invertiertes, Ansteuerungssignal auf. Ferner weist das Schaltungssystem eine differentielle Ansteuersignalleitung 120, die eine erste Signalleitung (122) zum Führen des ersten Ansteuersignals und eine zweite Signalleitung (124) zum Führen des zweiten Ansteuersignals aufweist auf. Die erste Schalteinheit (104) ist über die erste Signalleitung (122) und die zweite Schaltungseinheit (106) ist über die zweite Signalleitung (124) mit der Einrichtung (102) zum Ansteuern verbunden.

Abstract translation: 一种电路系统，包括用于通过差分驱动信号的装置驱动的第一和第二存储器单元装置（102）。 所述差动控制信号具有第一驱动器和第二反相为第一驱动信号，驱动信号。 此外，电路系统到差分驱动信号线120，其具有用于引导所述第一驱动信号和用于引导所述第二驱动信号的第二信号线（124）的第一信号线（122）。 经由第一信号线（122）和第二电路单元（106），所述第一开关单元（104）通过与用于驱动所述装置（102）的第二信号线（124）相连接。

公开(公告)号：WO2005038811A1

公开(公告)日：2005-04-28

申请号：PCT/EP2004/010430

申请日：2004-09-17

Applicant: INFINEON TECHNOLOGIES AG ,  HAUSMANN, Michael ,  KALMS, Sven ,  KANDOLF, Helmut ,  KUZMENKA, Maksim

Inventor： HAUSMANN, Michael ,  KALMS, Sven ,  KANDOLF, Helmut ,  KUZMENKA, Maksim

IPC: G11C7/22

CPC classification number: G11C7/106 ,  G11C7/1006 ,  G11C7/1027 ,  G11C7/1051 ,  G11C7/1078 ,  G11C7/1087 ,  G11C8/12 ,  G11C11/4096

Abstract: Gegenstand der Erfindung ist eine Speicheranordnung mit einer geraden Anzahl k = 4 räumlich beabstandeter RAM-Bausteine, an deren jedem m Daten über einen m Bit-Datenbus gleichzeitig eingeschrieben oder ausgelesen werden können, ferner mit einem Register zum Zwischenspeichern und Übertragen von jeweils n parallelen Datenbits als Paket zwischen einem n-Bit-Parallelport und den Datenbussen, und mit einer Selektionseinrichtung, die auf Selektionsbits anspricht, um für jede der disjunkten m-Bit-Gruppen (d) des n-Bit-Paketes jeweils eine gesonderte Zellengruppe innerhalb der Mehrzahl der Bausteine zu selektieren. Erfindungsgemäß sind die k Bausteine in q = 2 disjunkte Bausteingruppen eingeteilt, deren jede k/q Bausteine umfasst, die sich in ihrer Entfernung vom Register möglichst wenig voneinander unterscheiden. Die Zahl m ist gleich q*n/k gewählt, und die Selektionseinrichtung ist ausgebildet, um für jede m-Bit-Gruppe desselben N-Bit-Paketes jeweils einen gesonderten Baustein derselben Bausteingruppe und eine Zellengruppe in diesem Baustein zu selektieren.

Abstract translation: 本发明涉及一种存储器阵列具有偶数编号k = 4隔开的RAM芯片可以同时写入每个m个数据中的m位数据总线上或读出，还包括一个寄存器，用于暂时存储和发送每个n个并行数据位 作为数据总线响应于选择位选择装置为每个对于每个n位数据包的不相交的m位基团（d）中，多个内的单元的一个单独的组的n位并行端口之间的分组，并且，与 选择模块。 根据本发明，在K q中的构建块= 2个不相交的块组被划分，每个k / Q块包括在从尽可能少彼此寄存器除去它们不同。 数量m是/选择的k是等于Q * n和该选择装置适合于选择相同的块组中分离的块和该块用于分别每个m位基的相同的N比特分组的一组细胞。

公开(公告)号：WO2005022395A1

公开(公告)日：2005-03-10

申请号：PCT/EP2004/007932

申请日：2004-07-15

Applicant: INFINEON TECHNOLOGIES AG ,  KUZMENKA, Maksim

Inventor： KUZMENKA, Maksim

IPC: G06F13/40

CPC classification number: G11C7/1048 ,  H03K17/80 ,  H03K17/81

Abstract: Circuit system and method for coupling a circuit module to or for decoupling same from a main bus Summary A circuit system comprises a main bus (101), a circuit module (105) connected to a sub-bus (107), a saturable magnetic switch (109) connected between the sub-bus (107) and the main bus (101), wherein the saturable magnetic switch (109) has a first inductance in a first saturation state and a second inductance in a second saturation state, the first inductance being lower than the second inductance, means (111) for placing the magnetic switch (109) in the first saturation state so coupling the sub-bus (107) to the main bus (111), or for placing saturable magnetic switch (109) in the second saturation state for decoupling the sub-bus (107) from the main bus (101).

Abstract translation: 用于将电路模块耦合到主总线或用于从主总线去耦的电路系统和方法总结电路系统包括主总线（101），连接到子总线（107）的电路模块（105），可饱和磁开关 （109）连接在所述子总线（107）和所述主总线（101）之间，其中所述可饱和磁性开关（109）具有处于第一饱和状态的第一电感和处于第二饱和状态的第二电感，所述第一电感 低于第二电感，用于将磁开关（109）放置在第一饱和状态的装置（111），以将子总线（107）耦合到主总线（111），或用于放置可饱和磁开关（109） 处于第二饱和状态，用于将副总线（107）与主总线（101）去耦。