公开(公告)号：WO2013023653A3

公开(公告)日：2013-05-30

申请号：PCT/DE2012200051

申请日：2012-08-16

Applicant: SILICON LINE GMBH ,  BLON THOMAS ,  SUTTORP THOMAS ,  HOELTKE HOLGER

Inventor： BLON THOMAS ,  SUTTORP THOMAS ,  HOELTKE HOLGER

IPC: H04L7/00 ,  H04J3/22 ,  H04L7/10

CPC classification number: H04L7/0008 ,  H04B1/04 ,  H04L7/10

Abstract: The invention relates to a circuit arrangement (S, E) and to a corresponding method, using single-ended signals based on logic levels and differential, in particular common mode based signals, in which a serialized signal is continually transmitted in an accurate and stable manner.

Abstract translation: 有基于单端在逻辑电平根据信号以及差分，以及基于特定的共模，信号的电路装置（S，E），并提出了相应的方法，其中，串行化的信号传输始终进行稳定的无差错。

公开(公告)号：WO2013023658A3

公开(公告)日：2013-04-25

申请号：PCT/DE2012200056

申请日：2012-08-16

Applicant: SILICON LINE GMBH ,  GROEPL MARTIN ,  SUTTORP THOMAS ,  JANSEN FLORIAN

Inventor： GROEPL MARTIN ,  SUTTORP THOMAS ,  JANSEN FLORIAN

IPC: H03M5/14 ,  H04N21/4363

CPC classification number: H04N19/176 ,  H03M5/145 ,  H04N19/42

Abstract: In order to modify a circuit arrangement (100) provided for coding and/or decoding a data stream, in particular consisting of up to 24Bit wide R[ed]G[reen]B[lue] video signals, and a corresponding method in such a way that an efficient DC-balanced coding and/or decoding is possible, in particular with the lowest possible overheads, according to the invention at least one coder (10) having five 5b/6b coder blocks (20) arranged parallel to one another and having a 2b/2b coder block (30) parallel to the 5b/6b coder blocks (20), and/or at least one decoder (60) having five 6b/5b decoder blocks (70) arranged parallel to one another and having a 2b/2b decoder block (80) arranged parallel to the 6b/5b decoder blocks (70) are provided.

Abstract translation: 电路（100），用于从biszu 24位R开销低，直流平衡编码或解码的数据流，特别是[OT; G（绿）B [鎏]的视频信号，以及相应的方法，其特征在于： - 至少一个编码器（10 ） - 具有五个相互平行的5B / 6B-Kodierblöcken（20），以及 - 被布置成与平行于图5b / 6B-Kodierblöcken（20）2B / 2b的编码块（30）; 或 - 至少一个解码器（60） - 五相互平行6B / 5BDekodierblöcken（70），以及 - 被布置成与平行于图6b / 5BDekodierblöcken（70）2B / 2b的解码器块（80）; 其中一个Disparitätsbit通过一个编码或Dekodierblocks倒置或不变到下一个编码或解码的块。

公开(公告)号：WO2013023658A2

公开(公告)日：2013-02-21

申请号：PCT/DE2012/200056

申请日：2012-08-16

Applicant: SILICON LINE GMBH ,  GROEPL, Martin ,  SUTTORP, Thomas ,  JANSEN, Florian

Inventor： GROEPL, Martin ,  SUTTORP, Thomas ,  JANSEN, Florian

CPC classification number: H04N19/176 ,  H03M5/145 ,  H04N19/42

Abstract: Um eine zum Kodieren und/oder Dekodieren eines Datenstroms, insbesondere aus bis zu 24Bit breiten R[ot]G[rün]B[lau]-Videosignalen, vorgesehene Schaltungsanordnung (100) sowie ein entsprechendes Verfahren so weiterzuentwickeln, dass eine effiziente, insbesondere möglichst overheadarme, DC-balancierte Kodierung und/oder Dekodierung möglich ist, werden/wird - mindestens ein Kodierer (10) -- mit fünf parallel zueinander angeordneten 5b/6b-Kodierblöcken (20) und -- mit einem parallel zu den 5b/6b-Kodierblöcken (20) angeordneten 2b/2b-Kodierblock (30) und/oder - mindestens ein Dekodierer (60) -- mit fünf parallel zueinander angeordneten 6b/5b-Dekodierblöcken (70) und -- mit einem parallel zu den 6b/5b-Dekodierblöcken (70) angeordneten 2b/2b-Dekodierblock (80) vorgeschlagen.

Abstract translation: 为了进一步开发一种用于编码和/或解码的数据流，特别是多达24位宽 - [R [OT; G（绿）B [鎏]，提供了一种电路（100）和相应的方法，该方法的有效的视频信号，特别是作为可能 开销低，直流平衡编码和/或解码是可能的，是/是 - 至少一个编码器（10）， - 具有五个相互平行的5B / 6B-Kodierblöcken（20），以及 - 用平行于图5b / 6b的 Kodierblöcken（20），其布置图2b / 2b的编码块（30）和/或 - 至少一个解码器（60） - 五相互平行6B / 5BDekodierblöcken（70），以及 - 用平行于图6b / 5B Dekodierblöcken（70），其布置图2b / 2b的解码器块（80）的建议。

公开(公告)号：WO2013023651A2

公开(公告)日：2013-02-21

申请号：PCT/DE2012/200049

申请日：2012-08-16

Applicant: SILICON LINE GMBH ,  BLON, Thomas ,  SUTTORP, Thomas ,  HOELTKE, Holger

Inventor： BLON, Thomas ,  SUTTORP, Thomas ,  HOELTKE, Holger

CPC classification number: G06F13/4295 ,  G06F1/04 ,  G06F3/1454 ,  H04J3/0602 ,  H04L7/0004 ,  H04L7/10

Abstract: Es werden auf Basis - von single-ended, auf Logikpegeln basierenden Signalen sowie - von differentiellen, insbesondere auf common mode basierenden, Signalen eine Schaltungsanordnung (A) sowie ein entsprechendes Verfahren vorgeschlagen, bei denen eine serialisierte Signal-Übertragung stets fehlerfrei und stabil erfolgt.

Abstract translation: 根据基于基于逻辑电平和差分信号的单端信号，特别是基于共模的单端信号的信号，提出了一种电路装置（A）和相应的方法，其中串行化信号 - 传输总是没有错误并且稳定。

公开(公告)号：WO2013023651A3

公开(公告)日：2013-05-30

申请号：PCT/DE2012200049

申请日：2012-08-16

Applicant: SILICON LINE GMBH ,  BLON THOMAS ,  SUTTORP THOMAS ,  HOELTKE HOLGER

Inventor： BLON THOMAS ,  SUTTORP THOMAS ,  HOELTKE HOLGER

IPC: H04L7/00 ,  H04J3/22 ,  H04L7/10

CPC classification number: G06F13/4295 ,  G06F1/04 ,  G06F3/1454 ,  H04J3/0602 ,  H04L7/0004 ,  H04L7/10

Abstract: The invention relates to a circuit arrangement (A) and to a corresponding method which use both single-ended signals based on logic levels and differential, in particular common-mode-based signals, to continually transmit a serialized signal in an error-free, stable manner.

公开(公告)号：WO2013023653A2

公开(公告)日：2013-02-21

申请号：PCT/DE2012/200051

申请日：2012-08-16

Applicant: SILICON LINE GMBH ,  BLON, Thomas ,  SUTTORP, Thomas ,  HOELTKE, Holger

Inventor： BLON, Thomas ,  SUTTORP, Thomas ,  HOELTKE, Holger

CPC classification number: H04L7/0008 ,  H04B1/04 ,  H04L7/10

Abstract: Es werden auf Basis von single-ended, auf Logikpegeln basierenden Signalen sowie von differentiellen, insbesondere auf common mode basierenden, Signalen eine Schaltungsanordnung (S, E) sowie ein entsprechendes Verfahren vorgeschlagen, bei denen eine serialisierte Signal-Übertragung stets fehlerfrei und stabil erfolgt.

Abstract translation: 根据基于逻辑电平的单端信号以及差分信号，特别是基于共模，提出了电路装置（S，E）和相应的方法，其中串行化信号 - 传输总是没有错误并且稳定。