公开(公告)号：WO2007032128A1

公开(公告)日：2007-03-22

申请号：PCT/JP2006/310999

申请日：2006-06-01

Applicant: シャープ株式会社 ,  松木薗広志 ,  宮本忠芳

Inventor： 松木薗広志 ,  宮本忠芳

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/4908 ,  H01L29/06 ,  H01L29/66757 ,  H01L29/78675

Abstract: 本発明は、低閾値動作が可能でありかつ高トランジスタ耐圧を有する薄膜トランジスタ及びその製造方法、並びに、それを用いて得られる半導体装置、アクティブマトリクス基板及び表示装置を提供する。本発明は、基板上に、半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された薄膜トランジスタであって、上記半導体層は、断面に順テーパ形状を有し、上記半導体層の上と側方とがゲート絶縁膜に覆われており、上記ゲート絶縁膜は、酸化シリコン膜が半導体層側に設けられ、酸化シリコンよりも誘電率が高い材料からなる膜がゲート電極側に設けられた積層構造を有し、かつ上記半導体層における上方の膜厚をＡとし、側方の膜厚をＢとしたときに、０．５≦Ｂ／Ａを満たす薄膜トランジスタである。

Abstract translation: 公开了一种能够低阈值操作并具有高晶体管击穿电压的薄膜晶体管及其制造方法。 还公开了使用薄膜晶体管获得的半导体器件，有源矩阵衬底和显示器件。 薄晶体管包括依次层叠在基板上的半导体层，栅极绝缘膜和栅极电极。 半导体层具有锥形的横截面，其上侧和外侧均被栅极绝缘膜覆盖。 栅极绝缘膜具有包括在半导体层侧形成的氧化硅膜和由比氧化硅介电常数高的材料制成的膜并且配置在栅极侧的层叠结构。 当垂直和横向的半导体层的厚度分别由A和B表示时，薄膜晶体管满足条件0.5 = B / A。

公开(公告)号：WO2007052393A1

公开(公告)日：2007-05-10

申请号：PCT/JP2006/314552

申请日：2006-07-24

Applicant: シャープ株式会社 ,  松木薗広志

Inventor： 松木薗広志

IPC: H01L29/786 ,  H01L21/20 ,  H01L21/336

CPC classification number: H01L29/4908 ,  H01L21/02532 ,  H01L21/02675 ,  H01L29/66757 ,  H01L29/78675

Abstract: 本発明は、ゲート電極が薄膜化されても、高い破壊耐圧と高い信頼性とを有する半導体装置を提供する。本発明は、絶縁基板上に、多結晶半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置であって、上記多結晶半導体層は、表面粗さが９ｎｍ以下であり、上記ゲート絶縁膜は、酸化シリコン膜が多結晶半導体層側に設けられ、酸化シリコンよりも誘電率が高い材料からなる膜がゲート電極側に設けられた積層構造を有する半導体装置である。

Abstract translation: 提供了即使使用薄栅电极也具有高耐受电压和高可靠性的半导体器件。 半导体器件具有其中多晶半导体层，栅极绝缘膜和栅极电极依次层叠在绝缘基板上的结构。 在半导体器件的层叠结构中，多晶半导体层的表面粗糙度为9nm以下，栅极绝缘膜在多晶半导体层侧具有氧化硅膜，由具有介电常数高的材料构成的膜 比栅电极侧的氧化硅的厚度大。

公开(公告)号：WO2011132351A1

公开(公告)日：2011-10-27

申请号：PCT/JP2011/000425

申请日：2011-01-26

Applicant: シャープ株式会社 ,  松木薗広志

Inventor： 松木薗広志

IPC: H01L29/786 ,  G02F1/1368 ,  G09F9/30

CPC classification number: H01L29/7869 ,  G02F2001/13685 ,  G02F2202/10 ,  H01L27/1225

Abstract: 　半導体素子は、チャネル部が形成された酸化物半導体膜と、チャネル部に対向して配置されたゲート部とを備えている。そして、酸化物半導体膜には、酸化物半導体膜が低抵抗化処理されたドレイン部と、ドレイン部及びチャネル部の間に設けられて低抵抗化処理されていない中間領域とが形成され、少なくとも一部において中間領域に対する低抵抗化処理を遮蔽する導電性膜を備えている。

Abstract translation: 所公开的半导体元件设置有：形成有沟道部的氧化物半导体膜; 以及面对通道部分设置的门部分。 此外，氧化物半导体膜形成有：氧化物半导体膜已进行电阻降低处理的漏极部; 以及设置在通道部和排水部之间并且没有进行电阻降低处理的中间区域。 氧化物半导体膜在至少一个部分设置有用于屏蔽中间区域的电阻降低处理的导电膜。