公开(公告)号：WO2019010757A1

公开(公告)日：2019-01-17

申请号：PCT/CN2017/098439

申请日：2017-08-22

Applicant: 深圳市华星光电半导体显示技术有限公司

Inventor： 石龙强

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362

CPC classification number: G02F1/136227 ,  H01L27/1225 ,  H01L27/127

Abstract: 一种阵列基板及其制造方法、液晶显示面板。通过在TFT的有源层（24）上形成一非晶硅层（25），相当于在沟道上形成一保护层，在刻蚀形成源极图案(222)和漏极图案(223)的过程中，该非晶硅层(25)能够阻挡刻蚀液与有源层(24)接触，从而能够避免损伤沟道，确保沟道的电学性能。

公开(公告)号：WO2018104828A1

公开(公告)日：2018-06-14

申请号：PCT/IB2017/057512

申请日：2017-11-30

Applicant: SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

Inventor： INOUE, Hiroki ,  KUROKAWA, Yoshiyuki ,  NAKAGAWA, Takashi ,  AKASAWA, Fumika

IPC: H04N19/625 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/786 ,  H03M7/30 ,  H04N19/42

CPC classification number: H04N19/625 ,  G05F1/46 ,  G05F3/24 ,  H01L21/8258 ,  H01L27/0688 ,  H01L27/092 ,  H01L27/1225 ,  H01L29/78648 ,  H03M7/30 ,  H04N19/42

Abstract: To provide a decoder whose area is reduced. The decoder includes an inverse discrete cosine transform (IDCT) circuit. The IDCT circuit includes a multiplier circuit. The multiplier circuit includes an arithmetic circuit that multiplies a first current and a second current, a current generator that generates the first current, and a digital-analog converter that generates a reference current used by the current generator. The current generator includes a current mirror circuit (CM circuit) including first and second transistors, a third transistor, a switch that controls the current output, and first and second memory circuits. The reference current of the CM circuit is input to a drain of the first transistor, and a current which copies the reference current is output from a drain of the second transistor. A drain of the third transistor is electrically connected to the drain of the second transistor. The switch controls the first current output.

公开(公告)号：WO2018047067A1

公开(公告)日：2018-03-15

申请号：PCT/IB2017/055351

申请日：2017-09-06

Applicant: SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

Inventor： YAMAZAKI, Shunpei ,  KOEZUKA, Junichi ,  OKAZAKI, Kenichi

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L51/50 ,  H05B33/14

CPC classification number: H01L27/1225 ,  G09G3/3233 ,  G09G3/3648 ,  G09G3/3677 ,  G09G3/3688 ,  G09G5/39 ,  G09G2320/103 ,  G09G2330/021 ,  G09G2330/04 ,  G09G2340/0407 ,  G09G2360/144 ,  G09G2360/18 ,  H01L27/0251 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1255 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696

Abstract: A novel display device is provided. The display device includes a pixel portion and a driver circuit for driving the pixel portion. The driver circuit includes a first transistor having a dual-gate structure. The pixel portion includes a second transistor having a single-gate structure and a pixel electrode electrically connected to the second transistor. The first transistor and the second transistor each include a first metal oxide film functioning as a channel. The metal oxide films each include a first region and a second region. The first region contains In or Zn, and oxygen. The second region contains In or an element M , and oxygen. The first region and the second region are dispersed or distributed in a mosaic pattern.

Abstract translation: 提供了一种新颖的显示装置。 显示装置包括像素部分和用于驱动像素部分的驱动电路。 驱动器电路包括具有双栅极结构的第一晶体管。 像素部分包括具有单栅结构的第二晶体管和电连接到第二晶体管的像素电极。 第一晶体管和第二晶体管各自包括用作沟道的第一金属氧化物膜。 金属氧化物膜各自包括第一区域和第二区域。 第一个区域包含In或Zn和氧气。 第二区域含有In或元素M和氧。 第一区域和第二区域以马赛克图案分散或分布。

公开(公告)号：WO2018040578A1

公开(公告)日：2018-03-08

申请号：PCT/CN2017/080797

申请日：2017-04-17

Applicant: 京东方科技集团股份有限公司 ,  北京京东方显示技术有限公司

Inventor： 王洪惠

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362 ,  G02F1/1368

CPC classification number: H01L27/124 ,  G02F1/13454 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/136295 ,  H01L27/1225 ,  H01L27/1244 ,  H01L27/1259 ,  H01L27/1262

Abstract: 一种阵列基板及其制造方法、显示面板和显示装置，该阵列基板包括衬底基板(901)以及设置在所述衬底基板(901)上的多条栅线(1)、多条数据线(2)和多条公共电极线(3)，并且多条公共电极线(3)与多条栅线(1)设置在不同层，多条公共电极线(3)与多条数据线(2)设置在同一层且相互平行，多条栅线(1)与多条数据线(2)、多条公共电极线(3)相互绝缘且交叉以限定多个亚像素单元(908)。在该阵列基板中，公共电极线(3)与栅线(1)设置在不同层，公共电极线(3)与数据线(2)设置在同一层且相互平行，这样可以避免平行配线易于短路的问题，还便于对阵列基板的电路进行检测与维修，加强设备的检出能力，从而可以提高产品的良率。

公开(公告)号：WO2018035993A1

公开(公告)日：2018-03-01

申请号：PCT/CN2016/106033

申请日：2016-11-16

Applicant: 武汉华星光电技术有限公司

Inventor： 谢应涛

IPC: H01L27/12 ,  H01L29/786 ,  H01L21/324

CPC classification number: G02F1/1368 ,  G02F1/133345 ,  G02F1/136227 ,  G02F2202/10 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/02337 ,  H01L21/02345 ,  H01L21/02565 ,  H01L21/02592 ,  H01L21/02631 ,  H01L21/0274 ,  H01L21/441 ,  H01L21/47635 ,  H01L27/1225 ,  H01L27/1248 ,  H01L27/1262 ,  H01L29/42356 ,  H01L29/45 ,  H01L29/66969 ,  H01L29/78693

Abstract: 一种阵列基板及液晶显示面板，该阵列基板包括：在氧化物半导体材料层（14,23,24,25）形成后，在射频照射下、并在压缩空气中进行退火形成钝化层（17）或栅极绝缘层（13,26）。通过上述方式，能够调节多个氧化物薄膜晶体管的阈值电压之间的差异，并进而为减少氧化物半导体TFT阈值电压的漂移，实现均匀的显示效果提供技术基础。

公开(公告)号：WO2018035973A1

公开(公告)日：2018-03-01

申请号：PCT/CN2016/104606

申请日：2016-11-04

Applicant: 武汉华星光电技术有限公司

Inventor： 谢应涛

IPC: G02F1/1362 ,  G02F1/1368

CPC classification number: G02F1/136209 ,  G02F1/134363 ,  G02F1/13439 ,  G02F1/136227 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/134318 ,  G02F2001/136231 ,  G02F2001/136295 ,  G02F2001/13685 ,  G02F2202/06 ,  G02F2202/10 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/127 ,  H01L27/1288 ,  H01L29/78633 ,  H01L29/7869

Abstract: 一种阵列基板、液晶显示面板以及制造方法，该阵列基板包括：将数据线层（2）和遮光层（3）设计在同一层，而且，将源极层（5）、漏极层（6）、氧化物半导体材料层（7）以及公共电极层（8）设计在同一层中，且源极层（5）、漏极层（6）以及公共电极层（8）是通过对氧化物半导体材料经过掺杂处理而形成，提高其导电率的方式来实现源极层（5）、漏极层（6）、公共电极层（8）的材料能够导电。通过上述方式，能够极大地减少制程中的光罩数目，进而使得生产成本大大降低。

公开(公告)号：WO2018029547A1

公开(公告)日：2018-02-15

申请号：PCT/IB2017/052785

申请日：2017-05-12

Applicant: SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

Inventor： OHNO, Masakatsu ,  YASUMOTO, Seiji ,  IKEZAWA, Naoki ,  IDOJIRI, Satoru ,  YAMAZAKI, Shunpei

IPC: H01L21/02 ,  G09F9/30 ,  H01L21/336 ,  H01L27/12 ,  H01L29/786 ,  H01L51/50 ,  H05B33/02 ,  H05B33/10

CPC classification number: H01L21/6835 ,  G02F1/133553 ,  G02F1/13439 ,  G02F1/1368 ,  G02F2201/123 ,  H01L21/02422 ,  H01L21/02488 ,  H01L21/02565 ,  H01L21/02631 ,  H01L21/02664 ,  H01L21/481 ,  H01L27/1218 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/1266 ,  H01L27/1274 ,  H01L27/3262 ,  H01L29/66969 ,  H01L29/78648 ,  H01L29/7869 ,  H01L51/0097 ,  H01L51/56 ,  H01L2221/68345 ,  H01L2221/6835 ,  H01L2221/68381 ,  H01L2221/68386 ,  H01L2251/5338

Abstract: The yield of a manufacturing process of a display device is increased. The productivity of a display device is increased. A hydrogen-containing layer is formed over a substrate. Then, an oxygen-containing layer is formed over the hydrogen-containing layer. After that, a first layer is formed over the oxygen-containing layer with the use of a material containing a resin or a resin precursor. Subsequently, first heat treatment is performed on the first layer, so that a resin layer is formed. Next, a layer to be peeled is formed over the resin layer. The layer to be peeled and the substrate are separated from each other. The first heat treatment is performed in an oxygen-containing atmosphere.

Abstract translation: 显示装置的制造工艺的成品率增加。 显示装置的生产率提高。 在衬底上形成含氢层。 然后，在含氢层上形成含氧层。 之后，使用含有树脂或树脂前体的材料在含氧层上形成第一层。 随后，对第一层进行第一热处理，从而形成树脂层。 接着，在树脂层上形成要剥离的层。 要剥离的层和衬底彼此分离。 第一次热处理是在含氧气氛下进行的。

公开(公告)号：WO2018011645A1

公开(公告)日：2018-01-18

申请号：PCT/IB2017/053577

申请日：2017-06-16

Applicant: SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

Inventor： YAMAZAKI, Shunpei ,  NAKASHIMA, Motoki ,  BABA, Haruyuki

IPC: C23C14/34 ,  C04B35/01 ,  G02F1/1368 ,  H01L21/336 ,  H01L21/363 ,  H01L29/786

CPC classification number: H01J37/3429 ,  B28B1/008 ,  B28B11/24 ,  C04B35/01 ,  C04B35/453 ,  C04B35/58 ,  C04B2235/3205 ,  C04B2235/3206 ,  C04B2235/3217 ,  C04B2235/3232 ,  C04B2235/3239 ,  C04B2235/3244 ,  C04B2235/3251 ,  C04B2235/3256 ,  C04B2235/3258 ,  C04B2235/3279 ,  C04B2235/3284 ,  C04B2235/3286 ,  C04B2235/3287 ,  C04B2235/3293 ,  C04B2235/3409 ,  C04B2235/3418 ,  C04B2235/3852 ,  C04B2235/72 ,  C04B2235/781 ,  C04B2235/785 ,  C04B2235/786 ,  C04B2235/80 ,  C23C14/086 ,  C23C14/3414 ,  G02F1/133345 ,  G02F1/133514 ,  G02F1/133553 ,  G02F1/1368 ,  G02F2203/02 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L27/1225 ,  H01L27/127 ,  H01L29/24 ,  H01L29/42384 ,  H01L29/66969 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696

Abstract: A novel metal oxide or a novel sputtering target is provided. A sputtering target includes a conductive material and an insulating material. The insulating material includes an oxide, a nitride, or an oxynitride including an element M1. The element M1 is one or more kinds of elements selected from Al, Ga, Si, Mg, Zr, Be, and B. The conductive material includes an oxide, a nitride, or an oxynitride including indium and zinc. A metal oxide film is deposited using the sputtering target in which the conductive material and the insulating material are separated from each other.

Abstract translation: 提供了一种新型金属氧化物或新型溅射靶。 溅射靶包括导电材料和绝缘材料。 绝缘材料包括包含元素M1的氧化物，氮化物或氮氧化物。 元素M1是选自Al，Ga，Si，Mg，Zr，Be和B中的一种或多种元素。导电材料包括包含铟和锌的氧化物，氮化物或氮氧化物。 使用其中导电材料和绝缘材料彼此分离的溅射靶沉积金属氧化物膜。

公开(公告)号：WO2017219438A1

公开(公告)日：2017-12-28

申请号：PCT/CN2016/091810

申请日：2016-07-27

Applicant: 深圳市华星光电技术有限公司

Inventor： 卢马才 ,  赵书力

IPC: H01L21/77 ,  H01L27/12

CPC classification number: H01L27/1288 ,  H01L21/31138 ,  H01L21/77 ,  H01L27/12 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/66765 ,  H01L29/66969 ,  H01L29/78669 ,  H01L29/7869

Abstract: 一种TFT基板的制造方法包括：步骤10、在基板（200）上利用第一道光罩形成TFT栅极图案（203）；步骤20、在该基板（200）上利用第二道光罩形成有源层图案（305）、源漏极金属电极图案（306）；步骤30、在该基板（200）上沉积钝化层（401），以及涂布光阻（402），利用第三道光罩工艺定义像素电极图案，进行刻蚀以及光阻制绒，然后沉积像素电极（501）；步骤40、通过刻蚀处理或直接光阻剥离，形成像素电极图案（601）。TFT基板的制造方法提供了PR上沉积ITO有效剥离方法用于3Mask TFT制程，将会提高制程效率及降低难度，有效提升3Mask TFT制程能力。

公开(公告)号：WO2017215109A1

公开(公告)日：2017-12-21

申请号：PCT/CN2016/095421

申请日：2016-08-16

Applicant: 武汉华星光电技术有限公司

Inventor： 谢应涛

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78648 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/02565 ,  H01L21/02592 ,  H01L21/0274 ,  H01L21/47635 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/127 ,  H01L29/247 ,  H01L29/66969 ,  H01L29/786 ,  H01L29/78693

Abstract: 一种双栅电极氧化物薄膜晶体管及其制造方法，该薄膜晶体管包括基板（1）；形成于基板（1）上方的底栅电极（31）；形成于底栅电极（31）上方的第一栅极绝缘层（41）；形成于第一栅极绝缘层（41）上方的半导体层（5）；形成于半导体层（5）上方的第二栅极绝缘层（42）；形成于第二栅极绝缘层（42）上方的顶栅电极（32）；双栅电极氧化物薄膜晶体管还包括数据线（2），数据线（2）与底栅电极（31）或者数据线（2）与顶栅电极（32）处于同一金属层。薄膜晶体管的制备方法中，将数据线与底栅(或顶栅)电极共用同一金属层，且一次光刻实现图形化处理，从而减少光罩数量的使用，降低生产成本。另外，由于最终制得薄膜晶体管为双栅电极结构，能够增强薄膜晶体管的稳定性、提高其响应速度。