公开(公告)号：WO2011118119A1

公开(公告)日：2011-09-29

申请号：PCT/JP2011/000773

申请日：2011-02-10

Applicant: パナソニック株式会社 ,  中村敏宏 ,  山崎裕之

Inventor： 中村敏宏 ,  山崎裕之

IPC: H01L21/822 ,  G11C11/4074 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/10 ,  H01L27/108 ,  H02M3/00

CPC classification number: G11C5/145

Abstract: 　内部電源回路を搭載したメモリにおいて、外部電源をもとに内部電源を生成してメモリへ供給する際に、回路面積を削減し、消費電力の増大を抑制しつつ、内部電源の安定した供給を実現するために、外部電源（１０２）が第１の電圧範囲では、内部降圧電源ブロック（１０１）のみを使用して内部電源（１０３）を生成し、外部電源（１０２）が前記第１の電圧範囲より低い第２の電圧範囲では、内部降圧電源ブロック（１０１）に加えて内部昇圧電源ブロック（１１２）を使用して内部電源（１０３）を生成する。

Abstract translation: 公开了一种其中安装有内部电源电路的存储器，其中在通过基于外部电源产生内部电源来向存储器供电时，从内部电源稳定地供应电力，同时减少电路 并抑制功耗的增加。 在存储器中，当外部电源（102）处于第一电压范围内时，仅使用内部降压电源块（101）产生内部电源（103），并且当外部电源（102） ）在低于第一电压范围的第二电压范围内，除了内部降压电源块（内部升压电源块）外还使用内部升压电源块（112）产生内部电源（103） 101）。

公开(公告)号：WO2010004664A1

公开(公告)日：2010-01-14

申请号：PCT/JP2009/000263

申请日：2009-01-23

Applicant: パナソニック株式会社 ,  中村敏宏 ,  飯田真久

Inventor： 中村敏宏 ,  飯田真久

IPC: G11C29/42 ,  G11C11/401 ,  G11C11/413

CPC classification number: G11C7/1006 ,  G06F11/1048 ,  G11C7/22 ,  G11C2029/0411

Abstract: 　半導体記憶装置は、メモリアレイと、誤り訂正回路と、上記誤り訂正回路に入力されるデータが当該誤り訂正回路に受け渡されるタイミングを制御する第１のタイミング制御信号に基づいて、上記誤り訂正回路から出力されたデータが誤り訂正回路から他の回路に受け渡されるタイミングを制御する第２のタイミング制御信号を生成するタイミング制御信号生成部とを備え、上記タイミング制御信号生成部は、上記誤り訂正回路の少なくとも一部と同一または対応する回路を含み、上記誤り訂正回路の遅延時間に対応する時間だけ上記第１のタイミング制御信号を遅延させたタイミングに応じて、上記第２のタイミング制御信号を出力する。

Abstract translation: 半导体存储器件包括存储器阵列，纠错电路和定时控制信号发生器，用于基于控制输入到纠错电路的数据被传送到纠错电路的定时的第一定时控制信号， 产生第二定时控制信号，其控制从误差校正电路输出的数据从错误校正电路传送到其他电路的定时。 定时控制信号发生器包括与错误校正电路的至少一部分相同或对应的电路，并且根据通过将第一定时控制信号延迟与错误的延迟时间相对应的时间而产生的定时输出第二定时控制信号 校正电路。