公开(公告)号：WO2004070609A1

公开(公告)日：2004-08-19

申请号：PCT/JP2004/001021

申请日：2004-02-02

Applicant: ローム株式会社 ,  亀山 充隆 ,  羽生 貴弘 ,  木村 啓明 ,  藤森 敬和 ,  中村 孝 ,  高須 秀視

Inventor： 亀山 充隆 ,  羽生 貴弘 ,  木村 啓明 ,  藤森 敬和 ,  中村 孝 ,  高須 秀視

IPC: G06F7/00

CPC classification number: G11C15/046 ,  G06F7/4824 ,  G06F7/5332 ,  G06F2207/3884

Abstract: 不揮発性記憶素子を用いて、データの記憶、および、高信頼性かつ高速なデータの論理演算が可能な論理演算回路等を提供する。負荷用の強誘電体コンデンサＣs'の残留分極状態ｓ'が記憶用の強誘電体コンデンサＣsの残留分極状態ｓと反対になるよう、強誘電体コンデンサＣs'の残留分極状態を積極的に変更する。演算動作において基準電位ｃ＝０とした場合、残留分極状態ｓ（第１の被演算データ）＝０の強誘電体コンデンサＣsに第２の被演算データｘ＝１を付与しても強誘電体コンデンサＣsは分極反転を起こさない。ｓ＝０、ｘ＝１以外の組み合わせでも強誘電体コンデンサＣsは分極反転を起こさない。また、ｓ＝０の強誘電体コンデンサＣsにｘ＝１を付与したとき結合ノードが示す電位ＶA＝ＶA(0)と、ｓ＝１の強誘電体コンデンサＣsにｘ＝１を付与したとき結合ノードが示す電位ＶA＝ＶA(1)との差が大きい。

Abstract translation: 提供了一种能够通过使用非易失性存储元件进行数据存储和高可靠性和高速数据逻辑计算的逻辑计算电路。 积极地修改铁电电容器Cs'的残留极化状态，使得用于负载的铁电电容器Cs'的残留极化状态s'与用于存储的强电介质电容器Cs的残留极化状态s相反。 当计算动作中的基准电位c = 0时，即使将第二计算数据x = 1添加到剩余极化状态s（第一计算数据）= 0的强电介质电容器Cs，铁电电容器Cs也不产生极化反转。 铁素体电容器Cs即使在组合s = 0和x = 1之外也不引起极化反转。此外，当施加x = 1时，由耦合节点表示的电位VA = VA（0）之间存在较大的差异 到s = 1的铁电电容器Cs和x = 1时由耦合节点表示的电位VA = VA（1）施加到s = 1的铁电电容器Cs。

公开(公告)号：WO2006109725A1

公开(公告)日：2006-10-19

申请号：PCT/JP2006/307453

申请日：2006-04-07

Applicant: ローム株式会社 ,  藤森 敬和

Inventor： 藤森 敬和

IPC: G02F1/03

CPC classification number: G02F1/03 ,  B82Y20/00 ,  G02F1/017 ,  G02F1/055 ,  G02F1/21 ,  G02F2001/213

Abstract: 　光の利用効率を改善した光変調装置の製造方法を提供する。 　基板３０上に、Ｐｔなどの金属材料を用いて第１反射層３２を形成した後、印加する電界に応じて屈折率が変化する電気光学材料を用いた光変調膜３４を形成する。その後、光変調膜３４の上面の凹凸が、光変調装置１０に入射する光の波長の１／１００以下となるように平坦化処理を行う。その後、ＩＴＯやＺｎＯなどを用いた透明電極３６を光変調膜３４上に形成し、誘電体多層膜からなる第２反射層４０を形成する。

Abstract translation: 公开了一种提高光使用效率的光调制器的制造方法。 通过使用诸如Pt的金属材料在基板（30）上形成第一反射层（32）之后，通过使用折射率根据电的折射率变化的电光材料在其上形成光调制膜（34） 场。 然后对光调制膜（34）的上表面进行平坦化，使其具有不大于入射到光调制器（10）的光的波长的1/100的表面粗糙度。 之后，通过使用ITO或ZnO在光调制膜（34）上形成透明电极（36），在其上形成由电介质多层膜构成的第二反射层（40）。

公开(公告)号：WO2003044953A1

公开(公告)日：2003-05-30

申请号：PCT/JP2002/011979

申请日：2002-11-15

Applicant: ローム株式会社 ,  藤森 敬和

Inventor： 藤森 敬和

IPC: H03K3/037

CPC classification number: G11C14/0072 ,  G11C14/00 ,  H03K3/0375

Abstract: A data holding apparatus capable of holding data even when power supply is cut off and having a high reliability of data holding. A data holding apparatus 1 includes a data latch circuit 3 and a ferroelectric storage unit 5. In ferroelectric capacitors 17, 19, it is possible to store data in non-volatile manner. The ferroelectric capacitor 17 has one end connected via a transfer gate 11 to an input node 7a of an inverter circuit 7. When data is passing, the transfer gate 11 is disconnected. Accordingly, even when the input data D changes during data passing, the change is rapidly transferred to the input node 7a. Consequently, the reliability of the latch operation is not lowered even when operated at normal operation speed.

Abstract translation: 一种数据保持装置，即使当电源被切断并且具有高可靠性的数据保持时也能够保持数据。 数据保持装置1包括数据锁存电路3和铁电存储单元5.在铁电电容器17,19中，可以以非易失性的方式存储数据。 铁电电容器17的一端经由传输门11连接到逆变器电路7的输入节点7a。当数据通过时，传输门11断开。 因此，即使当在数据通过期间输入数据D改变时，该变化被快速地传送到输入节点7a。 因此，即使在正常操作速度下操作时，闩锁操作的可靠性也不会降低。

公开(公告)号：WO2009041502A1

公开(公告)日：2009-04-02

申请号：PCT/JP2008/067301

申请日：2008-09-25

Applicant: ローム株式会社 ,  紙西 大祐 ,  高岡 将樹 ,  藤森 敬和

Inventor： 紙西 大祐 ,  高岡 将樹 ,  藤森 敬和

IPC: G01C19/56 ,  G01P9/04 ,  H01L41/08 ,  H01L41/187 ,  H01L41/22

CPC classification number: G01C19/56 ,  G01C19/5656

Abstract: 　半導体基板（２）と、半導体基板（２）上に形成された振動子（３）と、半導体基板（２）上に形成され、振動子（３）を制御する制御回路（４）とを備える。

Abstract translation: 角速度检测装置具备半导体基板（2），形成在半导体基板（2）上的振子（3）和形成在半导体基板（2）上用于控制振荡器（3）的控制电路 ）。

公开(公告)号：WO2005015293A1

公开(公告)日：2005-02-17

申请号：PCT/JP2004/011381

申请日：2004-08-06

Applicant: ローム株式会社 ,  藤森 敬和 ,  中原 健 ,  中村 孝

Inventor： 藤森 敬和 ,  中原 健 ,  中村 孝

IPC: G02F1/03

CPC classification number: G11C13/042 ,  G02F1/055 ,  G02F2201/124 ,  G02F2203/12 ,  G09G3/346 ,  G09G2300/0857

Abstract: 　光制御装置８は、基板３２と、絶縁膜３８と、第一のトランジスタ１４と、絶縁膜３８上に設けられた反射膜４４と、反射膜４４上に設けられた光変調膜４６と、光変調膜４６に配して二次元に配置された複数の電極対４８および４９と、第一の電極４８の上に設けられた偏光板５２とを有する。ここで、光変調膜４６は、印加された電界の大きさにより屈折率が変化する材料により構成される。このような材料として、Ｐｂ、Ｚｒ、ＴｉおよびＬａを構成元素として含むＰＬＺＴを用いることができる。

Abstract translation: 公开了一种光控制装置（8），其包括基板（32），绝缘膜（38），第一晶体管（14），形成在绝缘膜（38）上的反射膜（44） 形成在所述反射膜（44）上的多个电极（46,4），在所述光调制膜（46）上二维排列的多对电极（48,49），以及形成在所述第一电极（48）的上方的偏振片（52）。 光调制膜（46）由折射率随着施加电场强度而变化的材料构成。 作为这样的材料，可以使用含有Pb，Zr，Ti和La作为组分的PLZT。

公开(公告)号：WO2003065583A1

公开(公告)日：2003-08-07

申请号：PCT/JP2003/000569

申请日：2003-01-22

Applicant: ローム株式会社 ,  亀山 充隆 ,  羽生 貴弘 ,  木村 啓明 ,  藤森 敬和 ,  中村 孝 ,  高須 秀視

Inventor： 亀山 充隆 ,  羽生 貴弘 ,  木村 啓明 ,  藤森 敬和 ,  中村 孝 ,  高須 秀視

IPC: H03K19/20

CPC classification number: G11C11/22 ,  G11C7/1006 ,  H03K19/185

Abstract: A logical operation circuit and logical operation method for performing logical operation of data by using a ferroelectric capacitor. A logical operation circuit (1) comprises a ferroelectric capacitors (CF1, CF2) and transistor (MP). The ferroelectric capacitor (CF1) holds a polarized state P1 corresponding to a logical operator. In operation or storing processing, first and second terminals (3, 5) of the ferroelectric capacitor (CF1) is brought to a power supply potential Vdd corresponding to first operand data y1=1 and a ground potential GND corresponding to second operand data y2=0. Hence, the polarized state of the ferroelectric capacitor (CF1) is changed to P4. The residual polarized state corresponding to P4 is P2. For the combination (0-0, 0-1, 1-0, 1-1) of y1 and y2, the combination of the residual polarized states are (P1, P1, P2, P1). In later reading, an output corresponding to the residual polarized state is generated through the transistor (MP).

Abstract translation: 一种用于通过使用铁电电容器来执行数据的逻辑运算的逻辑运算电路和逻辑运算方法。 逻辑运算电路（1）包括铁电电容器（CF1，CF2）和晶体管（MP）。 铁电电容器（CF1）保持与逻辑运算器对应的极化状态P1。 在操作或存储处理中，强电介质电容器（CF1）的第一和第二端子（3,5）被带到对应于第一操作数据y1 = 1的电源电位Vdd和对应于第二操作数数据y2 = 0。 因此，铁电电容器（CF1）的极化状态变为P4。 对应于P4的残余极化状态是P2。 对于y1和y2的组合（0-0,0-1,1-0,1-1），残余极化状态的组合是（P1，P1，P2，P1）。 在稍后的读取中，通过晶体管（MP）产生对应于残余极化状态的输出。

公开(公告)号：WO2009107409A1

公开(公告)日：2009-09-03

申请号：PCT/JP2009/050150

申请日：2009-01-08

Applicant: ローム株式会社 ,  木村 啓明 ,  淵上 貴昭 ,  藤森 敬和

Inventor： 木村 啓明 ,  淵上 貴昭 ,  藤森 敬和

IPC: G11C11/22

CPC classification number: G11C11/22 ,  G11C7/12 ,  G11C11/4094

Abstract: 　ＤＲＡＭモードとＦＲＡＭモードとでＢＬ上の容量を別個に設定することで、ＤＲＡＭモードでのＢＬ容量軽減化による高速化と、ＦＲＡＭモードでのＢＬ容量確保を両立する。 　列方向に配置された複数のビット線ＢＬと、行方向に配置された複数のワード線（ＷＬ、複数のプレート線ＰＬおよびビット線容量制御線ＢＬＣと、複数のビット線ＢＬと複数のワード線ＷＬおよび複数のプレート線ＰＬの交差部に配置され、強誘電体キャパシタＣ F とメモリセルトランジスタＱ M からなる強誘電体メモリセル（３２）と、複数のビット線ＢＬとビット線容量制御線ＢＬＣの交差部に配置され、負荷容量Ｃ L と負荷容量調整トランジスタＱ L からなる負荷容量調整セル（３４）とを備える強誘電体メモリ装置。

Abstract translation: 通过根据模式是DRAM模式还是FRAM模式单独设置BL上的电容，可以通过BL容量降低和FRAM模式中的足够的BL电容同时获得DRAM模式中的高速度。 铁电存储器件包括：沿列方向布置的多个位线BL; 布置在行方向上的多个字线WL; 多个板线PL和位线电容控制线BLC; 由强电介质电容器CF和存储单元晶体管QM形成并且布置在多个位线BL，多个字线WL和多个板条PL的交叉点处的铁电存储单元（32） 以及由负载电容CL和负载电容调节用晶体管QL构成并且配置在多个位线BL和位线电容控制线BLC的交点的负载电容调整单元（34）。

公开(公告)号：WO2009066728A1

公开(公告)日：2009-05-28

申请号：PCT/JP2008/071115

申请日：2008-11-20

Applicant: ローム株式会社 ,  藤森 敬和 ,  藤井 剛

Inventor： 藤森 敬和 ,  藤井 剛

IPC: G02F1/03

CPC classification number: G02F1/05 ,  G02F1/0136 ,  G02F2201/124

Abstract: 　単結晶基板（１０）と、単結晶基板（１０）上に設けられ、電気光学効果を有する電気光学薄膜（２０）と、電気光学薄膜（２０）の結晶軸に沿ってそれぞれ設けられ、電気光学薄膜（２０）の結晶軸に沿って電界を印加する複数の電極（３０，４０）とを備える。

Abstract translation: 公开了一种光控制装置，其包括单晶衬底（10），形成在单晶衬底（10）上并具有电光效应的电光薄膜（20）和多个电极（30,40 ）分别沿着电光薄膜（20）的晶轴布置，用于沿着电光薄膜（20）的晶轴施加电场。

公开(公告)号：WO2006082972A1

公开(公告)日：2006-08-10

申请号：PCT/JP2006/302008

申请日：2006-02-06

Applicant: ローム株式会社 ,  淵上 貴昭 ,  藤森 敬和

Inventor： 淵上 貴昭 ,  藤森 敬和

IPC: G02F1/03

CPC classification number: G02F1/0327 ,  G02F2203/12 ,  G03H1/02 ,  G03H1/16 ,  G03H2001/0204 ,  G03H2001/0224 ,  G03H2001/0268 ,  G03H2210/22

Abstract: 　インプリント現象の発生を抑制可能な電圧制御回路を提供する。 　第１電極３０２、第２電極３０４を含む電極対３００に印加する電圧を制御する電圧制御回路２００において、制御部２１０は、本回路の動作モードに応じて、電極対３００に印加する電圧を切り替える。電圧印加部２２０は、制御部２１０の指示にもとづき、通常モードにおいては、第１電極３０２に第１電圧ＶＨを固定的に印加し、第２電極３０４に第１電圧ＶＨまたは第２電圧ＶＬのデータ電圧を印加する。反転モードにおいて、第１電極３０２に第２電圧ＶＬを固定的に印加し、第２電極３０４に、第１電圧ＶＨまたは第２電圧ＶＬのデータ電圧を印加する。制御部２１０は、所定の周期で通常モードと反転モードを切り替える。

Abstract translation: 一种能够抑制压印效果的发生的电压控制电路。 在用于控制施加到包括第一电极（302）和第二电极（304）的电极对（300）的电压的电压控制电路（200）中，控制部分（210）根据模式 该电路的工作电压，施加到电极对（300）的电压。 基于来自控制部分（210）的指令，电压施加部分（220）固定地向第一电极（302）施加第一电压（VH），并且还施加第一电压（VH）的数据电压或第二电压 （VL）以正常模式传送到第二电极（304）。 在反转模式中，电压施加部分（220）将第二电压（VL）固定地施加到第一电极（302），并且将第一电压（VH）或第二电压（VL）的数据电压施加到第二电压 电极（304）。 控制部（210）在规定期间切换正常和反转模式。

公开(公告)号：WO2005027138A1

公开(公告)日：2005-03-24

申请号：PCT/JP2004/012517

申请日：2004-08-31

Applicant: ローム株式会社 ,  藤森 敬和 ,  中原 健 ,  中村 孝

Inventor： 藤森 敬和 ,  中原 健 ,  中村 孝

IPC: G11C13/04

CPC classification number: G09G3/20 ,  G02F1/13624 ,  G09G2300/0809 ,  G09G2300/0857 ,  G11C13/04

Abstract: 　光制御装置８の画素１０には、現フレームの輝度値を記憶する第一の記憶素子１８と、次のフレームの輝度値を記憶する第二の記憶素子１６と、第二の記憶素子１６に記憶された輝度値を第一の記憶素子１８に転送して画素１０の輝度値を変更するスイッチ素子である第一のトランジスタ１４と、がそれぞれ設けられる。制御部６０は、複数の画素１０が第一の記憶素子１８に保持された輝度値に応じて発光している間に、各画素１０の第二のトランジスタ１２を順次オンとして第二の記憶素子１６に次のフレームの輝度値の書き込みを行う。

Abstract translation: 光控制装置（8）的每个像素（10）包括用于存储当前帧的亮度值的第一存储元件（18） 用于存储下一帧的亮度值的第二存储元件（16） 以及作为用于通过将存储在第二存储元件（16）中的亮度值转移到第一存储元件（18）来改变像素（10）的亮度值的开关元件的第一晶体管（14）。 当像素（10）根据其各自的第一存储元件（18）保持的亮度值发光时，控制部分（60）顺序地接通各个像素（10）的第二晶体管（12），以写入 下一帧的亮度值进入第二存储元件（16）。