公开(公告)号：WO2018063484A1

公开(公告)日：2018-04-05

申请号：PCT/US2017/044016

申请日：2017-07-26

Applicant: INTEL CORPORATION

Inventor： KAMINSKI, Maciej ,  WYSOCKI, Piotr ,  PTAK, Slawomir

IPC: G06F12/0802 ,  G06F13/16

CPC classification number: G06F12/0873 ,  G06F3/0611 ,  G06F3/0659 ,  G06F3/068 ,  G06F12/0804 ,  G06F12/0868 ,  G06F2212/1024 ,  G06F2212/205 ,  G06F2212/221 ,  G06F2212/2228 ,  G06F2212/224 ,  G06F2212/271 ,  G06F2212/284 ,  G06F2212/3042 ,  G06F2212/305 ,  G06F2212/313

Abstract: An apparatus is described. The apparatus includes a memory controller comprising logic circuitry to implement a mass storage cache in a non volatile region of a system memory. The non volatile region of the system memory is to support execution of program code directly out of the non volatile region system memory.

Abstract translation: 描述了一种装置。 该设备包括存储器控制器，该存储器控制器包括逻辑电路以在系统存储器的非易失性区域中实现大容量存储高速缓存。 系统内存的非易失性区域用于支持直接从非易失性区域系统内存中执行程序代码。