公开(公告)号：WO2005036940A1

公开(公告)日：2005-04-21

申请号：PCT/US2004/033012

申请日：2004-10-08

Applicant: QUALCOMM INCORPORATED ,  MATTIX, Dwight, W.

Inventor： MATTIX, Dwight, W.

IPC: H05K1/11

CPC classification number: H05K1/115 ,  H05K3/421 ,  H05K3/4602 ,  H05K2201/09454 ,  H05K2201/09509 ,  H05K2201/096 ,  Y10T29/49155 ,  Y10T29/4916 ,  Y10T29/51 ,  Y10T29/52 ,  Y10T29/5317

Abstract: A multilayer PCB including at least one carrier, wherein the at least one carrier comprises a pseudo three-layer core (110). Each three-layer core (110) includes a first metal layer (120), a first dielectric layer (124), an internal bridge layer (126), a second dielectric layer (125), and a second metal layer (122). The bridge layer includes a plurality of bridge pads (134). Each carrier includes a plurality of interlayer interconnection units (150a, 150n) for interconnecting the first and second metal layers. Each interlayer interconnection unit comprises a pair of opposed blind vias (140, 142) and a bridge pad (134) disposed between, and in electrical contact with, the pair of blind vias.

Abstract translation: 包括至少一个载体的多层PCB，其中所述至少一个载体包括伪三层芯（110）。 每个三层芯（110）包括第一金属层（120），第一介电层（124），内部桥接层（126），第二介电层（125）和第二金属层（122）。 桥接层包括多个桥接焊盘（134）。 每个载体包括用于互连第一和第二金属层的多个层间互连单元（150a，150n）。 每个层间互连单元包括一对相对的盲孔（140,142）和布置在一对盲孔之间并与之接触的桥接垫（134）。