公开(公告)号：WO2015101475A1

公开(公告)日：2015-07-09

申请号：PCT/EP2014/077723

申请日：2014-12-15

Applicant: THALES

Inventor： GUEPRATTE, Kevin ,  LEBARS, David ,  STEPHAN, Hervé

IPC: H03K5/15

CPC classification number: H03K5/15 ,  H03K5/15066 ,  H03K5/15073

Abstract: La présente invention concerne un circuit (40) de génération d'au moins deux signaux rectangulaires (S 1 , S 2 ) à déphasage réglable comprenant un circuit diviseur de fréquence (46) recevant en entrée un signal d'horloge (CLK) et fournissant en sortie un signal (CLK_2), au moins deux comparateurs (C1, C2), recevant respectivement sur une entrée une première tension de seuil (Vs 1 ) et au moins une seconde tension de seuil (Vs 2 ) et sur une seconde entrée un signal rampe synchronisé avec le signal d'horloge, les au moins deux tensions de seuil permettant de régler la valeur du déphasage entre les au moins deux signaux rectangulaires et au moins deux bascules de type D (D1, D2) recevant respectivement sur leurs entrées d'horloge, le signal de sortie (Cmp1 ) du premier comparateur et le signal de sortie (Cmp2) du deuxième comparateur et sur leur entrée " D ", le signal de sortie du circuit diviseur de fréquence.

Abstract translation: 本发明涉及一种用于产生具有可调相移的至少两个矩形信号（S1，S2）的电路（40），包括接收作为输入的时钟信号（CLK）的分频器电路（46），并提供信号（CLK_2） 作为输出，分别在一个输入端接收第一阈值电压（Vs1）和至少一个第二阈值电压（Vs2）的至少两个比较器（C1，C2）和与第二输入端上的时钟信号同步的斜坡信号， 所述至少两个阈值电压使得可以调整所述至少两个矩形信号之间的相移值和分别从所述第一比较器接收所述输出信号（Cmp1）的至少两个D型开关（D1，D2），以及 来自第二比较器的输出信号（Cmp2）及其“D”输入上的分频电路的输出信号。