中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

225 records (took 0.026 seconds)

    存储介质、数据处理方法及采用该方法的盒芯片
    2.
    发明申请
    存储介质、数据处理方法及采用该方法的盒芯片 审中-公开

    公开(公告)号：WO2018054261A1

    公开(公告)日：2018-03-29

    申请号：PCT/CN2017/101715

    申请日：2017-09-14

    Applicant: 珠海艾派克微电子有限公司

    Inventor： 刘卫臣

    IPC: G03G15/00

    CPC classification number: G06F12/0804 ,  B41J2/17546 ,  G03G15/0863 ,  G03G15/55 ,  G03G21/1878 ,  G03G21/1889 ,  G06F11/14 ,  G06F11/1446 ,  G06F12/10 ,  G06F2212/1032

    Abstract: 一种存储介质、数据处理方法及采用该方法的盒芯片，盒芯片包括主存储区(310, 410, 510)和备份存储区(320, 420, 520)，数据处理方法包括：判断接收的指令为读指令还是写指令(S10, S20, S30)；若是写指令，则将写指令中携带的数据，根据写指令中包含的地址，写入主存储区中 (S11, S21, S31)；并根据预设的规则，判断是否需要对备份存储区的数据进行更新(S15, S25, S36)。通过每次写入的信息可以及时地记录在主存储区，为了保持盒芯片的信息唯一性，备份存储区的信息，只有在符合预设的规则的情况下，才被更新，因而实现了无限制地记录打印成像设备对盒芯片的操作又能保持盒芯片的信息的唯一性。

    SYSTEM AND METHOD FOR OPTIMIZING DRAM BUS SWITCHING USING LLC
    3.
    发明申请
    SYSTEM AND METHOD FOR OPTIMIZING DRAM BUS SWITCHING USING LLC 审中-公开
    用于优化使用LLC的DRAM总线切换的系统和方法

    公开(公告)号：WO2017196142A2

    公开(公告)日：2017-11-16

    申请号：PCT/KR2017/004976

    申请日：2017-05-12

    Applicant: LG ELECTRONICS INC.

    Inventor： SHAH, Milan ,  AFZAL, Tariq ,  ZOU, Thomas

    IPC: G06F13/40

    CPC classification number: G06F13/1673 ,  G06F3/0658 ,  G06F12/0804 ,  G06F12/084 ,  G06F12/0862 ,  G06F12/0897 ,  G06F13/40 ,  G06F13/4234 ,  G06F15/7807 ,  G06F2212/1032 ,  G06F2212/602 ,  G06F2212/608 ,  Y02D10/14 ,  Y02D10/151

    Abstract: The present disclosure relates to a system and method for optimizing switching of a DRAM bus using LLC. An embodiment of the disclosure includes sending a first type request from a first type queue to the second memory via the memory bus if a direction setting of the memory bus is in a first direction corresponding to the first type request, decrementing a current direction credit count by a first type transaction decrement value, if the decremented current direction credit count is greater than zero, sending another first type request to the second memory via the memory bus and decrementing the current direction credit count again by the first type transaction decrement value, and if the decremented current direction credit count is zero, switching the direction setting of the memory bus to a second direction and resetting the current direction credit count to a second type initial value.

    Abstract translation: 本公开涉及用于使用LLC来优化DRAM总线的切换的系统和方法。 本公开的实施例包括：如果存储器总线的方向设置处于与第一类型请求相对应的第一方向上，则经由存储器总线将第一类型请求从第一类型队列发送到第二存储器;将当前方向分数计数 通过第一类型的事务递减值，如果递减的当前方向信用计数大于零，则通过存储器总线向第二存储器发送另一第一类型请求，并且将当前方向信用计数再次递减第一类型事务递减值，以及 如果递减的当前方向信用计数为零，则将存储器总线的方向设置切换到第二方向，并将当前方向信用计数重置为第二类型初始值。

    TECHNOLOGIES FOR MANAGING REPLICA CACHING IN A DISTRIBUTED STORAGE SYSTEM
    4.
    发明申请
    TECHNOLOGIES FOR MANAGING REPLICA CACHING IN A DISTRIBUTED STORAGE SYSTEM 审中-公开
    在分布式存储系统中管理复制缓存的技术

    公开(公告)号：WO2017151250A1

    公开(公告)日：2017-09-08

    申请号：PCT/US2017/015243

    申请日：2017-01-27

    Applicant: INTEL CORPORATION

    Inventor： RAGHUNATH, Arun ,  MESNIER, Michael P. ,  ZOU, Yi

    IPC: G06F17/30

    CPC classification number: H04L67/2842 ,  G06F3/061 ,  G06F3/0619 ,  G06F3/065 ,  G06F3/0659 ,  G06F3/067 ,  G06F12/0813 ,  G06F12/0868 ,  G06F12/0888 ,  G06F2212/1016 ,  G06F2212/1032 ,  G06F2212/154 ,  G06F2212/222 ,  G06F2212/285 ,  G06F2212/60 ,  G06F2212/62 ,  H04L49/901 ,  H04L67/02 ,  H04L67/1097

    Abstract: Technologies for managing replica caching in a distributed storage system include a storage manager device. The storage manager device is configured to receive a data write request to store replicas of data. Additionally, the storage manager device is configured to designate one of the replicas as a primary replica, select a first storage node to store the primary replica of the data in a cache storage and at least a second storage node to store a non-primary replica of the data in a non-cache storage. The storage manager device is further configured to include a hint in a first replication request to the first storage node that the data is to be stored in the cache storage of the first storage node as the primary replica. Further, the storage manager device is configured to transmit replication requests to the respective storage nodes. Other embodiments are described and claimed.

    Abstract translation:

    用于管理分布式存储系统中副本缓存的技术包括存储管理器设备。 存储管理器设备被配置为接收数据写入请求以存储数据的副本。 另外，存储管理器设备被配置为将副本中的一个指定为主要副本，选择第一存储节点以将数据的主要副本存储在缓存存储器中，并选择至少第二存储节点来存储非主要副本 的非缓存存储中的数据。 存储管理器设备还被配置为在第一复制请求中包括提示给第一存储节点，提示数据将被存储在第一存储节点的高速缓存存储器中作为主复制品。 此外，存储管理器设备被配置为向各个存储节点传送复制请求。 描述并要求保护其他实施例。

    PHYSICAL ADDRESSING SCHEMES FOR NON-VOLATILE MEMORY SYSTEMS EMPLOYING MULTI-DIE INTERLEAVE SCHEMES
    6.
    发明申请
    PHYSICAL ADDRESSING SCHEMES FOR NON-VOLATILE MEMORY SYSTEMS EMPLOYING MULTI-DIE INTERLEAVE SCHEMES 审中-公开
    非易失性存储器系统的物理寻址方案，采用多重模块交织方案

    公开(公告)号：WO2017123530A1

    公开(公告)日：2017-07-20

    申请号：PCT/US2017/012815

    申请日：2017-01-10

    Applicant: SANDISK TECHNOLOGIES LLC

    Inventor： RAVIMOHAN, Narendhiran, Chinnaanangur ,  JAYARAMAN, Muralitharan

    IPC: G06F12/02 ,  G06F12/06

    CPC classification number: G06F3/0659 ,  G06F3/0616 ,  G06F3/064 ,  G06F3/0688 ,  G06F12/0246 ,  G06F12/0607 ,  G06F12/1009 ,  G06F2212/1032 ,  G06F2212/1044 ,  G06F2212/2022 ,  G06F2212/7201 ,  G06F2212/7208 ,  G06F2212/7211

    Abstract: A non- volatile memory system may include a plurality of memory dies and a controller that is configured to write data into the memory dies according to a multi-die interleave scheme. A total number of the dies may be a non-multiple of a die component number of the interleave scheme. The controller may select abstract address based on a virtual die layout, and translate the abstract address to actual physical addresses. The translation may identify actual blocks located in different rows of blocks. The controller may also read data sets from the memory dies. To do so, the controller may translate an abstract address to actual physical addresses, which may similarly identify actual blocks located in different rows of blocks.

    Abstract translation: 非易失性存储器系统可以包括多个存储器裸片和被配置为根据多裸片交错方案将数据写入存储器裸片的控制器。 管芯的总数可以是交错方案的管芯组件编号的非倍数。 控制器可以基于虚拟裸片布局来选择抽象地址，并将抽象地址翻译为实际物理地址。 翻译可以标识位于不同行块中的实际块。 控制器也可以从存储器管芯读取数据组。 为此，控制器可以将抽象地址转换为实际物理地址，其可以类似地标识位于不同行块中的实际块。

    TECHNOLOGIES FOR CONTEMPORANEOUS ACCESS OF NON-VOLATILE AND VOLATILE MEMORY IN A MEMORY DEVICE
    7.
    发明申请
    TECHNOLOGIES FOR CONTEMPORANEOUS ACCESS OF NON-VOLATILE AND VOLATILE MEMORY IN A MEMORY DEVICE 审中-公开
    存储设备中非易失性和易失性存储器的全球存取技术

    公开(公告)号：WO2017105766A1

    公开(公告)日：2017-06-22

    申请号：PCT/US2016/062774

    申请日：2016-11-18

    Applicant: INTEL CORPORATION

    Inventor： KHOCHARE, Kunal A. ,  RAAD, Camille C. ,  MANGOLD, Richard P. ,  THAKKAR, Shachi K.

    IPC: G06F13/16 ,  G06F12/02

    CPC classification number: G06F3/0619 ,  G06F3/0611 ,  G06F3/0659 ,  G06F3/0679 ,  G06F3/0685 ,  G06F3/0688 ,  G06F11/00 ,  G06F12/0238 ,  G06F12/0246 ,  G06F12/0866 ,  G06F12/0888 ,  G06F2212/1024 ,  G06F2212/1028 ,  G06F2212/1032 ,  G06F2212/7203 ,  G06F2212/7208

    Abstract: Technologies for accessing memory devices of a memory module device includes receiving a memory read request form a host and reading, in response to the memory read request, a rank of active non-volatile memory devices of the memory module device while contemporaneously accessing a volatile memory device of the memory module device. The volatile memory device shares data lines of a data bus of the memory module device with a spare non-volatile memory device associated with the rank of active non-volatile memory devices. During write operations, each of the rank of active non-volatile memory devices and the spare non-volatile memory device associated with the rank of active non-volatile memory devices are written to facilitate proper wear leveling of the non-volatile memory devices. The spare non-volatile memory device may replace a failed non-volatile memory devices of the rank of active non-volatile memory devices. In such an event, the volatile memory device is no longer contemporaneously accessed during read operations of the rank of active non-volatile memory devices.

    Abstract translation: 用于访问存储器模块设备的存储器设备的技术包括：从主机接收存储器读取请求，并且响应于存储器读取请求读取存储器的活动非易失性存储器设备的等级 同时访问存储器模块装置的易失性存储器装置。 易失性存储器件共享存储器模块设备的数据总线的数据线与与有源非易失性存储器件的等级相关联的备用非易失性存储器件。 在写入操作期间，写入与有源非易失性存储器装置的列相关联的排序的主动非易失性存储器装置和备用非易失性存储器装置中的每一者以促进非易失性存储器装置的适当损耗均衡。 备用非易失性存储器件可以替换有源非易失性存储器件的等级中的失效的非易失性存储器件。 在这种情况下，易失性存储装置不再在活动非易失性存储装置的等级的读取操作期间被同时访问。

    SYSTEM AND METHOD FOR IMPLEMENTING DISTRIBUTED-LINKED LISTS FOR NETWORK DEVICES
    10.
    发明申请
    SYSTEM AND METHOD FOR IMPLEMENTING DISTRIBUTED-LINKED LISTS FOR NETWORK DEVICES 审中-公开
    用于网络设备实现分布式链接的系统和方法

    公开(公告)号：WO2017011654A1

    公开(公告)日：2017-01-19

    申请号：PCT/US2016/042275

    申请日：2016-07-14

    Applicant: INNOVIUM, INC.

    Inventor： MANI, Avinash Gyanendra ,  ISSA, Mohammad K. ,  BARRETT, Neil

    IPC: G06F1/00 ,  G06F12/00 ,  G06F13/00 ,  G11C16/04 ,  H04L12/24 ,  H04L12/28

    CPC classification number: G06F12/023 ,  G06F3/0659 ,  G06F12/0623 ,  G06F2212/1016 ,  G06F2212/1032 ,  G06F2212/251 ,  Y02D10/13

    Abstract: A memory system for a network device is described. The memory system includes a main memory configured to store one or more data elements. Further, the memory system includes a link memory that is configured to maintain one or more pointers to interconnect the one or more data elements stored in the main memory. The memory system also includes a free-entry manager that is configured to generate an available bank set including one or more locations in the link memory. In addition, the memory system includes a context manager that is configured to maintain metadata for a list of the one or more data elements.

    Abstract translation: 描述了用于网络设备的存储器系统。 存储器系统包括被配置为存储一个或多个数据元素的主存储器。 此外，存储器系统包括链接存储器，其被配置为维护一个或多个指针以互连存储在主存储器中的一个或多个数据元素。 存储器系统还包括自由进入管理器，其被配置为生成包括链接存储器中的一个或多个位置的可用存储体组。 此外，存储器系统包括配置为维护一个或多个数据元素的列表的元数据的上下文管理器。

Patent Agency Ranking