AN IMPROVED TUNEABLE DELAY LINE
    1.
    发明申请
    AN IMPROVED TUNEABLE DELAY LINE 审中-公开
    改进的可调延迟线

    公开(公告)号:WO2005086276A1

    公开(公告)日:2005-09-15

    申请号:PCT/SE2004/000329

    申请日:2004-03-09

    CPC classification number: H01P9/04 H01P9/006

    Abstract: A tunable electromagnetic delay line, comprising a first conductor with a first main direction of extension, said first conductor being arranged on top of a non-conducting substrate, characterized in that the delay line additionally comprises a layer of a ferroelectric material with first and second main surfaces, which layer separates the first conductor and the substrate, and in that the delay line also comprises a second conductor with a second main direction of extension, with the first and second main directions of extensions essentially coinciding with each other, and with the first and second conductors being each other's mirror image with respect to an imagined line in the center of the delay line along said first and second main directions of extension, said tuning being accomplished by applying a voltage between said first and second conductors.

    Abstract translation: 一种可调电磁延迟线,包括具有第一主延伸方向的第一导体,所述第一导体布置在非导电衬底的顶部,其特征在于,所述延迟线还包括具有第一和第二导体的铁电材料层 主表面,该层分离第一导体和基底,并且延迟线还包括具有第二主延伸方向的第二导体,第一和第二主延伸方向基本上彼此重合,并且与 第一和第二导体相对于延伸线的沿着所述第一和第二主延伸方向的中心的想象线相互镜像,所述调谐通过在所述第一和第二导体之间施加电压来实现。

    分散補償器及びそれを備えた光通信装置
    2.
    发明申请
    分散補償器及びそれを備えた光通信装置 审中-公开
    分散补偿器和包含其的光通信设备

    公开(公告)号:WO2006088227A1

    公开(公告)日:2006-08-24

    申请号:PCT/JP2006/303206

    申请日:2006-02-16

    Inventor: 三好 一徳

    CPC classification number: H01P1/184 H01P9/006

    Abstract: 分散補償器1において、樹脂からなる基板2上に、導体層3a、誘電体層4a、配線層5a、誘電体層4b、配線層5b、誘電体層4c及び導体層3bをこの順に設ける。配線層5aを構成する伝送線路6aの形状と、配線層5bを構成する伝送線路6bの形状とを相互に等しくし、それらの分散特性を相互に等しくする。伝送線路6a及び6bはミアンダ状に形成し、平面視で相互に重なるように配置する。伝送線路6a及び6bには、差動信号14及び15を入力する。

    Abstract translation: 一种色散补偿器(1),包括导体层(3a),电介质层(4a),布线层(5a),电介质层(4b),布线层(5b),电介质层(4c) 在树脂基板(2)上依次设置的导体层(3b)。 构成布线层(5a)的传输线(6a)的轮廓和构成布线层(5b)的传输线(6b)的轮廓相同,并且它们的色散特性相等。 传输线(6a,6b)形成为在平面图上弯曲并布置成彼此重叠。 差分信号(14,15)被输入到传输线(6a,6b)。

    DESIGN STRUCTURE, STRUCTURE AND METHOD FOR PROVIDING AN ON-CHIP VARIABLE DELAY TRANSMISSION LINE WITH FIXED CHARACTERISTIC IMPEDANCE
    3.
    发明申请
    DESIGN STRUCTURE, STRUCTURE AND METHOD FOR PROVIDING AN ON-CHIP VARIABLE DELAY TRANSMISSION LINE WITH FIXED CHARACTERISTIC IMPEDANCE 审中-公开
    提供带固定特性阻抗的片上可变延迟传输线的设计结构,结构和方法

    公开(公告)号:WO2010008742A1

    公开(公告)日:2010-01-21

    申请号:PCT/US2009/047598

    申请日:2009-06-17

    CPC classification number: H01P9/006 H01L2924/3011 H01P9/00

    Abstract: A design structure, structure, and method for providing an on-chip variable delay transmission line with a fixed characteristic impedance. A transmission line structure includes a signal line (50) ( e.g. S), a first ground return structure (55) ( e.g. G1) that causes a first delay (t1) and a first characteristic impedance (ZoI) in the transmission line structure, and a second ground return structure (75) ( e.g. G2) that causes a second delay (t2) and a second characteristic impedance (Zo2) in the transmission line structure. The first delay (t1) is different from the second delay (t2), and the first characteristic impedance (Zo1) is substantially the same as the second characteristic impedance (Zo2).

    Abstract translation: 一种用于提供具有固定特性阻抗的片上可变延迟传输线的设计结构,结构和方法。 传输线结构包括在传输线结构中引起第一延迟(t1)和第一特征阻抗(ZoI)的信号线(50)(例如S),第一接地返回结构(55)(例如G1) 以及在传输线结构中引起第二延迟(t2)和第二特性阻抗(Zo2)的第二接地返回结构(75)(例如G2)。 第一延迟(t1)与第二延迟(t2)不同,第一特性阻抗(Zo1)与第二特性阻抗(Zo2)基本相同。

    SUPERCONDUCTING DELAY LINE
    4.
    发明申请
    SUPERCONDUCTING DELAY LINE 审中-公开
    超级延时线

    公开(公告)号:WO1992020078A2

    公开(公告)日:1992-11-12

    申请号:PCT/US1992003862

    申请日:1992-05-08

    CPC classification number: H01P9/006

    Abstract: A superconducting delay line utilizes a meandering conductor on a substrate, a thin dielectric coating and a ground plane adjacent the conductor having portions selectively removed so as to control the impedance of the device. In the preferred embodiment, the superconducting microwave delay line is constructed having an epitaxial superconducting conductor and a portion of the ground plane coplanar with the conductor, both formed on the substrate, with the remainder of the ground plane formed by interconnections between the coplanar ground plane. Superconducting epitaxial films may be patterned to provide the conductor and coplanar portions of the ground plane. Metal interconnects disposed on the coplanar portions of the ground plane bridge over the conductor, and the impedance of the device is adjusted by varying the coverage of the conductor by the interconnects. In another embodiment, a single ground plane has sections removed adjacent the conductor to adjust the impedance to substantially 50 ohms. A superconducting epitaxial film is patterned to form a conductor, a dielectric insulator covers the conductor and substrate and a ground plane having removed portions is disposed above the insulator. Superconductive delay lines of this invention may have a 20 GHz bandwidth and a Q exceeding 1,800.

    Abstract translation: 超导延迟线使用基板上的曲折导体,薄介电涂层和邻近导体的接地平面,该导体具有被选择性地去除的部分,以便控制器件的阻抗。 在优选实施例中,超导微波延迟线被构造成具有外延超导导体,并且与导体共面的接地平面的一部分都形成在基板上,其中接地平面的其余部分由共面接地层 。 可以对超导外延膜进行图案化以提供接地平面的导体和共面部分。 设置在导体上的接地平面桥的共面部分上的金属互连,并且通过互连改变导体的覆盖度来调节器件的阻抗。 在另一个实施例中,单个接地平面具有相邻于导体去除的部分,以将阻抗调节至基本为50欧姆。 将超导外延膜图案化以形成导体,绝缘体绝缘体覆盖导体和衬底,并且具有去除部分的接地平面设置在绝缘体上方。 本发明的超导延迟线可以具有20GHz带宽和Q超过1,800。

    IMAGING LOG PERIODIC ANTENNA WITH STAIRCASE BALUN AND RELATED TECHNIQUES
    5.
    发明申请
    IMAGING LOG PERIODIC ANTENNA WITH STAIRCASE BALUN AND RELATED TECHNIQUES 审中-公开
    用STAIRCASE BALUN和相关技术成像日志周期性天线

    公开(公告)号:WO2014209678A1

    公开(公告)日:2014-12-31

    申请号:PCT/US2014/042698

    申请日:2014-06-17

    Abstract: An antenna array includes a plurality of antenna elements. The antenna elements include layers of dielectric material; an antenna inlaid in a top layer of the dielectric material so a surface of the antenna is substantially parallel to an outer surface of the top layer of dielectric material; and a conductive staircase balun, coupled to the antenna, and embedded in one or more layers of the dielectric material. The antenna array is operative to receive signals from V to W frequency band transmissions generated by a heat source.

    Abstract translation: 天线阵列包括多个天线元件。 天线元件包括电介质材料层; 天线镶嵌在介电材料的顶层中,使得天线的表面基本上平行于电介质材料的顶层的外表面; 以及耦合到天线的导电楼梯平衡 - 不平衡转换器,并且嵌入在一个或多个介电材料层中。 天线阵列可操作以接收由热源产生的V至W个频带传输的信号。

    超高周波差動回路
    6.
    发明申请
    超高周波差動回路 审中-公开
    超高频差分电路

    公开(公告)号:WO2012140732A1

    公开(公告)日:2012-10-18

    申请号:PCT/JP2011/059069

    申请日:2011-04-12

    Inventor: 亀谷 雅明

    CPC classification number: H01P9/006 H01P3/026

    Abstract: 【課題】 分布定数線路を主体として、平坦な遅延特性、右傾斜型の遅延特性を有する超高周波差動回路を実現する。 【解決手段】 超高周波差動回路1は、絶縁性誘電体層と、この誘電体層を介して並行に対向する一組の細長い線路導体5A、5Bとを具備する。一方の線路導体5Aにあって、一端を差動信号の一方の極性に対する入力端子11Aとするとともに、他端を出力端子13Aとする。他方の線路導体5Bにあって、一方の線路導体5Aの出力端子13Aと対向位置にある端部を差動信号の他方の極性に対する入力端子11Bとするとともに、入力端子11Aと対向位置にある他端を出力端子13Bとする。一組の線路導体5A、5Bは、差動信号に対して正結合する伝送線路を形成するとともに1区間の単位回路3を形成する。

    Abstract translation: [问题]实现具有平坦延迟特性和右倾延迟特性的超高频差分电路,主要具有分布常数线。 解决方案超高频差分电路(1)包括绝缘电介质层和经由电介质层彼此相对的一对细长线路导体(5A,5B)。 一条线路导体(5A)的一端被定义为用于差分信号的一个极性的输入端子(11A),而另一端被定义为输出端子(13A)。 将与一条线路导体(5A)的输出端子(13A)相对的另一条线路导体(5B)的端部定义为差分信号的另一极性的输入端子(11B),而与输入端子 (11A)被定义为输出端子(13B)。 一对线路导体(5A,5B)构成与差分信号积极耦合的传输线,同时构成每个部分(3)的单位电路。

    移相回路とそれを用いた半導体素子及び無線通信装置
    7.
    发明申请
    移相回路とそれを用いた半導体素子及び無線通信装置 审中-公开
    使用相位更换电路的相位更换电路,半导体元件和无线电通信设备

    公开(公告)号:WO2004079854A1

    公开(公告)日:2004-09-16

    申请号:PCT/JP2004/002710

    申请日:2004-03-04

    CPC classification number: H01P9/006 H01P1/184

    Abstract: 精度の高い特性を簡単に実現できるものでありながら、搬送周波数が比較的低い場合であっても、占有面積を小さくすることができる、移相回路とそれを用いた半導体素子及び無線通信装置である。第1の分布定数線路(99)は、入力端子(96)に入力された信号(CS1)を、線路長(L D )に応じて移相させ、第1の出力端子(93)から出力し、第2の分布定数線路(97)は、入力端子(96)に入力された信号(CS1)を実質的に移相させることなく、第2の出力端子(92)から出力する。移相回路(9a、9b)は、位相を線路長(L D )に応じて制御できるので、精度の高い特性を簡単に実現することができ、しかも、搬送周波数が比較的低い場合であっても、第1の分布定数線路(99)と第2の分布定数線路(97)だけで構成されているので、その占有面積を小さくすることができる。

    Abstract translation: 使用移相器电路的移相器电路,半导体元件和无线电通信装置,其中简单地实现了具有高精度的特性,并且其中即使当载波频率相对较低时,占地面积也很小。 第一分布常数线(99)根据线路长度(LD)移位输入到输入端子(96)的信号(CS1),然后输出来自第一输出端子(93)的信号。 第二分布常数线(97)基本上不相移输入到输入端(96)的信号(CS1),而是输出来自第二输出端(92)的信号。 移相器电路(9a,9b)可以根据线路长度(LD)控制相位,从而可以简单地实现表现出高精度的特性。 此外,由于移相器电路(9a,9b)仅由第一和第二分布常数线(99,97)构成,所以即使载波频率相对较低,其占地面积也可以很小。

    減結合回路
    8.
    发明申请
    減結合回路 审中-公开
    解除电路

    公开(公告)号:WO2014061381A1

    公开(公告)日:2014-04-24

    申请号:PCT/JP2013/074698

    申请日:2013-09-12

    CPC classification number: H01Q1/521 H01P5/12 H01P9/006

    Abstract:  第1の分配回路31は、入出力端子3から入力された高周波信号を入出力端子1と接続部11に出力する。第2の分配回路32は、入出力端子4から入力された高周波信号を入出力端子2と接続部12に出力する。接続部11に伝送線路21の一端を接続し、接続部12の伝送線路21の他端を接続する。入出力端子1に第1のアンテナ51を接続し、入出力端子2に第2のアンテナ52を接続する。

    Abstract translation: 第一分配电路(31)将从输入/输出端子(3)输入的高频信号输出到输入/输出端子(1)和连接(11)。 第二分配电路(32)将从输入/输出端子(4)输入的高频信号输出到输入/输出端子(2)和连接(12)。 传输线(21)的一端和另一端分别连接到连接(11)和连接(12)。 第一天线(51)和第二天线(52)分别连接到输入/输出端子(1)和输入/输出端子(2)。

    SUPERCONDUCTING DELAY LINE
    9.
    发明申请
    SUPERCONDUCTING DELAY LINE 审中-公开
    超级延时线

    公开(公告)号:WO9220078A3

    公开(公告)日:1993-01-21

    申请号:PCT/US9203862

    申请日:1992-05-08

    CPC classification number: H01P9/006

    Abstract: In the preferred embodiment, a superconductive microwave delay line is constructed having an epitaxial superconducting conductor (50) and a portion of the ground plane (54) coplanar with the conductor, both formed on the substrate, with the remainder of the ground plane formed by interconnections (56) between the coplanar ground plane (54). Superconducting epitaxial films may be patterned to provide the conductor and coplanar portions of the ground plane. Metal interconnects (56) disposed on the coplanar portions of the ground plane bridge over the conductor (50) and the impedance of the device is adjusted by varying the coverage of the conductor by the interconnects.

    TEMPERATURE-STABLE MICROWAVE INTEGRATED CIRCUIT DELAY LINE
    10.
    发明申请
    TEMPERATURE-STABLE MICROWAVE INTEGRATED CIRCUIT DELAY LINE 审中-公开
    温度稳定的微波集成电路延迟线

    公开(公告)号:WO1981003087A1

    公开(公告)日:1981-10-29

    申请号:PCT/US1981000543

    申请日:1981-04-27

    CPC classification number: H01P1/30 H01P9/006

    Abstract: A temperature-stable microwave integrated circuit (MIC) delay line (10) employs at least two cascade connected dielectric substrates (12, 14), for example, a high dielectric barium tetratitanate (Ba- Ti u0 u) ceramic microstrip (22), and a short sapphire single crystal Al u0 u microstrip section (26). Temperature changes in the transmission phase are compensated for by selecting the substrate materials such that the positive transmission phase temperature coefficient of one substrate is effectively cancelled out by the negative transmission phase temperature coefficient of the other sub-strate. In this manner, the transmission delay temperature coefficient of the composite delay line may be reduced to a value of 0.6(+/- 0.3) x 10- 6 parts per degree C. at 14 GHz over the temperature range of 20 degrees C. +/- 30 degrees C.

    Abstract translation: 温度稳定的微波集成电路(MIC)延迟线(10)使用至少两个级联的电介质基板(12,14),例如高介电四钛酸钡(Ba-Ti u u u) 陶瓷微带线(22)和短蓝宝石单晶Aluu U微带部分(26)。 通过选择基板材料来补偿透射相位的温度变化,使得一个基板的正透射相位温度系数被其他子图的负透射相位温度系数有效抵消。 以这种方式,复合延迟线的传输延迟温度系数可以在20摄氏度的温度范围内降低到14GHz的0.6(+/- 0.3)×10 -6度/℃的值。+ / - 30摄氏度

Patent Agency Ranking