公开(公告)号：WO1989005546A1

公开(公告)日：1989-06-15

申请号：PCT/GB1988001043

申请日：1988-11-29

Applicant: PLESSEY OVERSEAS LIMITED ,  COWLEY, Nicholas, Paul ,  LAWTON, Rod ,  McCLELLAND, Thomas, David, Stephen

Inventor： PLESSEY OVERSEAS LIMITED

IPC: H03K03/289

CPC classification number: H03K3/02332 ,  H03K3/012

Abstract: A D-type, master-slave, flip-flop is described for use as a divide-by-two frequency divider in which a frequency to be divided is input as a clock signal and the Q output is connected to the D(Boolean not) input, and in which the master section and the slave section consist only of tracking means, latching being effected by using potentials established on the tracking transistors during the previous clock pulse.

公开(公告)号：WO2016169652A1

公开(公告)日：2016-10-27

申请号：PCT/EP2016/000645

申请日：2016-04-21

Applicant: CONTINENTAL AUTOMOTIVE FRANCE ,  CONTINENTAL AUTOMOTIVE GMBH

Inventor： PASQUALETTO, Angelo

IPC: H03K5/15 ,  H02M1/44 ,  H03K17/16

CPC classification number: H03K3/02332 ,  H02M1/44 ,  H02M7/537 ,  H02M7/5387 ,  H02M2001/008 ,  H03K5/15 ,  H03K17/165

Abstract: Procédé de synchronisation d'au moins un circuit de commande esclave, commandé par un signal de commande esclave (2S) à modulation de largeur d'impulsion, avec un circuit de commande maître, commandé par un signal de commande maître (2M) à modulation de largeur d'impulsion, comprenant les étapes suivantes : • émission par le circuit de commande maître d'un signal de synchronisation (5) indicatif d'un front maître d'une grandeur électrique (7M, 8M), • réception par le circuit de commande esclave du signal de synchronisation, • mesure d'un délai (9SM) entre un front esclave de la même grandeur électrique (7S, 8S) et le front maître de la grandeur électrique, • décalage temporel (92E) du signal de commande esclave de manière à réduire ledit délai,• reprise à l'étape de mesure jusqu'à annuler ledit délai.

Abstract translation: 本发明涉及一种用于使由具有脉宽调制的从属控制信号（2S）控制的至少一个从控制电路与主控制电路同步的方法，主控制电路由具有脉宽调制的主控信号（2M）控制，包括 主控制电路发出指示电量（7M，8M）的主边缘的同步信号（5）; 从控制电路接收同步信号; 测量相同电量（7S，8S）的从属边缘与电量的主边缘之间的延迟（9SM）; 时移（92E）从属控制信号以减少所述延迟; 并重复测量步骤，直到消除所述延迟。