公开(公告)号：WO2013025184A1

公开(公告)日：2013-02-21

申请号：PCT/US2011/020034

申请日：2011-01-03

Applicant: APPLE INC. ,  MASPUTRA, Cahya A. ,  VAN MILLIGAN, Michael R. ,  GRAESSLEY, Joshua V.

Inventor： MASPUTRA, Cahya A. ,  VAN MILLIGAN, Michael R. ,  GRAESSLEY, Joshua V.

IPC: G06F9/46 ,  H04L12/26 ,  H04L29/08

CPC classification number: G06F9/54 ,  G06F1/3203 ,  G06F1/3209 ,  G06F1/325 ,  G06F1/3287 ,  H04L69/16 ,  H04W4/00 ,  Y02D10/17 ,  Y02D10/171 ,  Y02D50/20

Abstract: The described embodiments include a system that configures a network interface. During operation, the system receives a signal from an operating system indicating that the network interface can be idled. The signal is sent from the operating system as soon as the operating system determines that a final route structure that depended on the network interface has expired and been deleted. The system then determines if an application has established a route that uses the network interface since the signal was sent from the operating system. If not, the system causes the network interface to be idled. Otherwise, the system leaves the network interface in a current operating state.

Abstract translation: 所描述的实施例包括配置网络接口的系统。 在操作期间，系统从操作系统接收到指示网络接口可以空闲的信号。 一旦操作系统确定依赖于网络接口的最终路由结构已过期并被删除，信号就会从操作系统发送。 系统然后确定应用程序是否建立了使用网络接口的路由，因为信号是从操作系统发送的。 如果没有，系统会使网络接口空闲。 否则，系统离开网络接口处于当前操作状态。

公开(公告)号：WO2010037524A3

公开(公告)日：2010-06-03

申请号：PCT/EP2009007003

申请日：2009-09-29

Applicant: SIEMENS ENTPR COMMUNICATIONS ,  ERNST EDMUND

Inventor： ERNST EDMUND

IPC: G06F1/32

CPC classification number: G06F1/3203 ,  G06F1/3287 ,  Y02D10/17 ,  Y02D10/171

Abstract: The invention relates to a method for operating an electronic system, wherein the energy consumption of at least parts of the system is regulated such that on the basis of at least a time-related curve of the current (IFE1,..., IFEn) detected within the system, a gradient value (diFE1,..., diFEn) of the current value generated at least partially from circuitry is formed. On the basis of the gradient value, a circuit-related manipulation of at least one physical variable of the system is carried out. The invention further relates to an arrangement for carrying out the method.

Abstract translation: 本发明涉及一种操作电子系统的方法，其中，能量吸收是通过以这样的方式，由于至少一个的电流的系统时间过程内检测（IFE1，...，IFEN）至少部分电路产生的系统的至少部分调节 梯度的当前值（diFE1，...，斯蒂芬）形成和梯度值的系统的至少一个物理变量的电路操作的基础上执行的。 此外，本发明涉及用于实施该方法的装置。

公开(公告)号：WO2014040062A1

公开(公告)日：2014-03-13

申请号：PCT/US2013/059030

申请日：2013-09-10

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： BARTLING, Steven, Craig ,  KHANNA, Sudhanshu

IPC: G06F11/10

CPC classification number: G11C7/22 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3275 ,  G06F1/3287 ,  G06F3/0679 ,  G06F3/0688 ,  G06F9/4401 ,  G06F9/4406 ,  G06F11/1032 ,  G06F11/1438 ,  G06F11/1469 ,  G06F12/0238 ,  G06F13/00 ,  G11C14/00 ,  H03K3/3562 ,  Y02D10/17 ,  Y02D10/171 ,  Y02D50/20

Abstract: A processing device includes a plurality of non-volatile logic element array domains having two or more non-volatile logic element arrays to store (2006) a machine state of the processing device stored in a plurality of volatile store elements. Configuration bits are read (2008) to direct which non- volatile logic element array domains are enabled first and to direct (2010) an order in which the first enabled non-volatile logic element array domains are restored or backed up in response to entering a wakeup or backup mode. Configuration bits can be read (2012) to direct an order of and a parallelism of how individual non-volatile logic element arrays in a first enabled non- volatile logic element array domain are restored or backed up. The order of restoration or backing up can be controlled by instructions from non-volatile arrays of the first enabled of the plurality of non-volatile logic element array domains.

Abstract translation: 处理装置包括具有两个或多个非易失性逻辑元件阵列的多个非易失性逻辑元件阵列域，以存储（2006）存储在多个易失性存储元件中的处理装置的机器状态。 读取配置位（2008）以首先引导哪些非易失性逻辑元件阵列域被启用，并且引导（2010）在第一次启用的非易失性逻辑元件阵列域被恢复或备份的响应中输入 唤醒或备份模式。 可以读取配置位（2012）以指导如何恢复或备份第一个启用的非易失性逻辑单元阵列域中的单个非易失性逻辑单元阵列的顺序和并行性。 恢复或备份的顺序可以由来自多个非易失性逻辑单元阵列域的第一使能的非易失性阵列的指令来控制。

公开(公告)号：WO2014040009A1

公开(公告)日：2014-03-13

申请号：PCT/US2013/058867

申请日：2013-09-10

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： BARTLING, Steven, Craig ,  KHANNA, Sudhanshu

IPC: G06F1/26

CPC classification number: G11C7/22 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3275 ,  G06F1/3287 ,  G06F3/0679 ,  G06F3/0688 ,  G06F9/4401 ,  G06F9/4406 ,  G06F11/1032 ,  G06F11/1438 ,  G06F11/1469 ,  G06F12/0238 ,  G06F13/00 ,  G11C14/00 ,  H03K3/3562 ,  Y02D10/17 ,  Y02D10/171 ,  Y02D50/20

Abstract: A computing device (100) includes a first set of non- volatile logic element arrays (110) associated with a first function and a second set of non- volatile logic element arrays (110) associated with a second function. The first and second sets of non-volatile logic element arrays (110) are independently controllable. A first power domain (VDDL) supplies power to switched logic elements (120) of the computing device (100), a second power domain (VDDN) supplies power to logic elements (120) configured to control signals for storing data to or reading data from non- volatile logic element arrays (110), and a third power domain (VDDR) supplies power for the non- volatile logic element arrays (110). The different power domains are independently powered up or down based on a system state to reduce power lost to excess logic switching and the accompanying parasitic power consumption during the recovery of system state and to reduce power leakage to backup storage elements during regular operation of the computing device (100).

Abstract translation: 计算设备（100）包括与第一功能相关联的第一组非易失性逻辑单元阵列（110）和与第二功能相关联的第二组非易失性逻辑单元阵列（110）。 第一和第二组非易失性逻辑元件阵列（110）是可独立控制的。 第一电源域（VDDL）向计算设备（100）的交换逻辑元件（120）供电，第二电源域（VDDN）向逻辑元件（120）供电，该逻辑元件（120）被配置为控制用于存储数据或读取数据的信号 来自非易失性逻辑元件阵列（110）和第三功率域（VDDR）为非易失性逻辑元件阵列（110）供电。 基于系统状态，不同的电源域被独立上电或下电，以减少在冗余逻辑切换期间的功率损耗以及在恢复系统状态期间伴随的寄生功率消耗，并且在计算的常规操作期间减少备用存储元件的功率泄漏 装置（100）。

公开(公告)号：WO2010037524A2

公开(公告)日：2010-04-08

申请号：PCT/EP2009/007003

申请日：2009-09-29

Applicant: SIEMENS ENTERPRISE COMMUNICATIONS GMBH & CO. KG ,  ERNST, Edmund

Inventor： ERNST, Edmund

IPC: H02J9/00 ,  H03K19/00

CPC classification number: G06F1/3203 ,  G06F1/3287 ,  Y02D10/17 ,  Y02D10/171

Abstract: Die Erfindung betrifft ein Verfahren zum Betreiben eines elektronischen Systems, bei dem eine Energieaufnahme von zumindest Teilen des Systems derart reguliert wird, dass aufgrund zumindest eines innerhalb des Systems erfassten zeitlichen Verlaufs des Stroms (IFEl,...,IFEn) ein zumindest teilweise schaltungstechnisch generierter Gradientenwert (diFE1,..., diFEn) des Stromwertes gebildet wird und auf Grundlage des Gradientenwerts eine schaltungstechnische Manipulation von zumindest einer physikalischen Größe des Systems erfolgt. Ferner betrifft die Erfindung eine Anordnung zur Durchführung des Verfahrens.

Abstract translation: 本发明涉及一种操作电子系统的方法，其中，能量吸收是通过以这样的方式，由于至少一个的电流的系统时间过程内检测（IFeL，...，IFEN）至少部分电路产生的系统的至少部分调节 梯度的当前值（diFE1，...，斯蒂芬）形成和梯度值的系统的至少一个物理变量的电路操作的基础上执行的。 此外，本发明涉及用于实施该方法的装置。

公开(公告)号：WO2014040047A1

公开(公告)日：2014-03-13

申请号：PCT/US2013/058998

申请日：2013-09-10

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： BARTLING, Steven, Craig ,  KHANNA, Sudhanshu

IPC: G06F13/00 ,  G06F11/10

CPC classification number: G11C7/22 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3275 ,  G06F1/3287 ,  G06F3/0679 ,  G06F3/0688 ,  G06F9/4401 ,  G06F9/4406 ,  G06F11/1032 ,  G06F11/1438 ,  G06F11/1469 ,  G06F12/0238 ,  G06F13/00 ,  G11C14/00 ,  H03K3/3562 ,  Y02D10/17 ,  Y02D10/171 ,  Y02D50/20

Abstract: A device's configuration is controlled through control of its pre-boot process. Protected non-volatile logic element arrays store (2102) a machine state configuration of a processing device configured to backup data from volatile storage elements in a plurality of non-volatile logic element arrays. The machine state configuration is read (2104) in response to the processing device's entering a pre-boot process. The processing device's configuration is then set (2106) to the machine state configuration. This setting of the device configuration can be done by receiving instructions from the protected non-volatile logic element arrays to direct an order in which data for individual device functions are restored from non-volatile logic element arrays in response to the processing device's entering a wakeup or recovery mode. In one approach, the instructions arrange (2108) configuration bits that direct operation of a non- volatile logic controller during the wakeup or recovery mode to control the order of data restoration.

Abstract translation: 通过控制其预引导过程来控制设备的配置。 受保护的非易失性逻辑元件阵列存储（2102）处理设备的机器状态配置，其被配置为从多个非易失性逻辑元件阵列中的易失性存储元件备份数据。 响应于处理设备进入预引导过程，读取（2104）机器状态配置。 然后将处理设备的配置（2106）设置为机器状态配置。 设备配置的这种设置可以通过从受保护的非易失性逻辑单元阵列接收指令来完成，以指示响应于处理设备进入唤醒而从非易失性逻辑单元阵列恢复各个设备功能的数据的顺序 或恢复模式。 在一种方法中，指令排列（2108）在唤醒或恢复模式期间引导非易失性逻辑控制器的操作的配置位，以控制数据恢复的顺序。

公开(公告)号：WO2011127128A1

公开(公告)日：2011-10-13

申请号：PCT/US2011/031358

申请日：2011-04-06

Applicant: APPLE INC. ,  DE CESARE, Josh ,  CHO, Jung Wook ,  TAKAYANAGI, Toshi ,  MILLET, Timothy J.

Inventor： DE CESARE, Josh ,  CHO, Jung Wook ,  TAKAYANAGI, Toshi ,  MILLET, Timothy J.

IPC: G06F1/00

CPC classification number: G06F1/26 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3237 ,  G06F1/3287 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/17 ,  Y02D10/171 ,  Y02D50/20

Abstract: In an embodiment, a power management unit (PMU) may automatically transition (in hardware) the performance states of one or more performance domains in a system. The target performance states to which the performance domains are to transition may be programmable in the PMU by software, and software may signal the PMU that a processor in the system is to enter the sleep state. The PMU may control the transition of the performance domains to the target performance states, and may cause the processor to enter the sleep state. In an embodiment, the PMU may be programmable with a second set of target performance states to which the performance domains are to transition when the processor exits the sleep state. The PMU may control the transition of the performance domains to the second targeted performance states and cause the processor to exit the sleep state.

Abstract translation: 在一个实施例中，功率管理单元（PMU）可以自动地（在硬件中）转换系统中的一个或多个性能域的性能状态。 性能域要转换到的目标性能状态可以通过软件在PMU中编程，并且软件可以向PMU发信号通知系统中的处理器进入睡眠状态。 PMU可以控制性能域到目标性能状态的转换，并且可能导致处理器进入睡眠状态。 在一个实施例中，PMU可以用处理器退出睡眠状态时性能域要转换的第二组目标性能状态来编程。 PMU可以控制性能域到第二目标性能状态的转换，并使处理器退出睡眠状态。

公开(公告)号：WO2011081839A2

公开(公告)日：2011-07-07

申请号：PCT/US2010/059812

申请日：2010-12-10

Applicant: INTEL CORPORATION ,  ZOU, Peng ,  DIBENE II, Joseph ,  THENUS, Fenardi

Inventor： ZOU, Peng ,  DIBENE II, Joseph ,  THENUS, Fenardi

IPC: G06F13/14 ,  G06F1/26

CPC classification number: G06F1/3203 ,  G06F1/266 ,  G06F1/324 ,  G06F1/3287 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/17 ,  Y02D10/171 ,  Y02D10/172

Abstract: In some embodiments, the invention provides a higher efficiency, real-time platform power management architecture for computing platforms. A more direct power management architecture may be provided using integrated voltage regulators and in some embodiments, a direct power management interface (DPMI) as well. Integrated voltage regulators, such as in-silicon voltage regulators (ISVR) can be used to implement quicker, more highly responsive power state transitions.

Abstract translation: 在一些实施例中，本发明为计算平台提供了更高效率的实时平台电源管理架构。 可以使用集成稳压器提供更直接的功率管理架构，并且在一些实施例中也可以提供直接功率管理接口（DPMI）。 集成稳压器，例如硅片内稳压器（ISVR）可用于实现更快，更高响应的功率状态转换。

公开(公告)号：WO2014108206A1

公开(公告)日：2014-07-17

申请号：PCT/EP2013/050515

申请日：2013-01-11

Applicant: AKTIEBOLAGET SKF

Inventor： MCGOOGAN, Gerard ,  BARTL, Frank ,  ERSKINE, Joseph ,  VAN DER HAM, Andreas Clemens

IPC: G01D9/00 ,  G01D21/00

CPC classification number: H04Q9/00 ,  G01D9/00 ,  G01D21/00 ,  G06F1/26 ,  G06F1/28 ,  G06F1/30 ,  G06F1/32 ,  H04Q2209/40 ,  H04Q2209/886 ,  Y02D10/17

Abstract: A measurement system 100 comprises a measurement unit 110, a transmitter 120, an autarkic power unit 130 and a control unit 140. The measurement unit 110 measures a quantity repeatedly and the transmitter 120 connects the measurement system 100 to a network and transmits data to the network based on the measurements of the measurement unit 110. Further, the autarkic power unit 130 supplies electrical energy to the measurement unit 110, the transmitter 120 and the control unit 140. Additionally, the control unit 140 controls the measurement of the quantity and the transmission of data dynamically based on a currently available amount of energy provided by the power unit 130. Further, the control unit 140 stops measurements by the measurement unit 110 and keeps the transmitter 120 connected to the network, if the currently available amount of energy is below a predefined energy limit indicating that the currently available amount of energy is too low for taking measurements and for keeping connected to the network.

Abstract translation: 测量系统100包括测量单元110，发射器120，自动电力单元130和控制单元140.测量单元110重复地测量量，并且发射器120将测量系统100连接到网络，并将数据发送到 基于测量单元110的测量的网络。此外，自适应功率单元130向测量单元110，发射器120和控制单元140提供电能。另外，控制单元140控制量的测量和 基于由电力单元130提供的当前可用的能量量动态地传输数据。此外，如果当前可用的能量量是，则控制单元140通过测量单元110停止测量并保持发射机120连接到网络 低于预定的能量限制，指示当前可用的能量量太低以用于进行测量和保持 ng连接到网络。

公开(公告)号：WO2014040012A1

公开(公告)日：2014-03-13

申请号：PCT/US2013/058875

申请日：2013-09-10

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： BARTLING, Steven, Craig ,  KHANNA, Sudhanshu

IPC: G06F17/50

CPC classification number: G11C7/22 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3275 ,  G06F1/3287 ,  G06F3/0679 ,  G06F3/0688 ,  G06F9/4401 ,  G06F9/4406 ,  G06F11/1032 ,  G06F11/1438 ,  G06F11/1469 ,  G06F12/0238 ,  G06F13/00 ,  G11C14/00 ,  H03K3/3562 ,  Y02D10/17 ,  Y02D10/171 ,  Y02D50/20

Abstract: Design and operation of a processing device (100) is configurable to optimize wake-up time and peak power cost during restoration of a machine state from non- volatile storage. The processing device includes a plurality of non- volatile logic element arrays (110) configured to store a machine state represented by a plurality of volatile storage elements (120) of the processing device (100). A stored machine state is read out from the plurality of non- volatile logic element arrays (110) to the plurality of volatile storage elements (120). During manufacturing, a number of rows and a number of bits per row in non- volatile logic element arrays (110) are based on a target wake up time and a peak power cost. In another approach, writing data to or reading data of the plurality of non- volatile arrays (110) can be done in parallel, sequentially, or in any combination to optimize operation characteristics.

Abstract translation: 处理设备（100）的设计和操作可配置为在非易失性存储器恢复机器状态期间优化唤醒时间和峰值功率成本。 处理装置包括被配置为存储由处理装置（100）的多个易失性存储元件（120）表示的机器状态的多个非易失性逻辑元件阵列（110）。 将存储的机器状态从多个非易失性逻辑单元阵列（110）读出到多个易失性存储元件（120）。 在制造期间，非易失性逻辑单元阵列（110）中的行数和位数目基于目标唤醒时间和峰值功率成本。 在另一种方法中，可以并行，顺序地或以任何组合来对数据进行数据写入或读取多个非易失性阵列（110）的数据，以优化操作特性。