銅合金材ならびにそれを用いた抵抗器用抵抗材料および抵抗器

    公开(公告)号:WO2023276906A1

    公开(公告)日:2023-01-05

    申请号:PCT/JP2022/025410

    申请日:2022-06-24

    Abstract: 優れたプレス打ち抜き加工性を有するとともに、十分に高い体積抵抗率を有し、抵抗温度係数(TCR)が負であって絶対値が小さく、かつ対銅熱起電力(EMF)の絶対値が小さい銅合金材ならびにそれを用いた抵抗器用抵抗材料および抵抗器を提供する。 銅合金材は、Mn:20.0質量%以上35.0質量%以下、Ni:5.0質量%以上17.0質量%以下、ならびにFeおよびCoのうち1種または2種:合計で0.10質量%以上2.00質量%以下を含有し、残部がCuおよび不可避不純物からなる合金組成を有し、ビッカース硬さ(HV)が115以上275以下の範囲である。

    ジャンパーチップ部品
    2.
    发明申请

    公开(公告)号:WO2022270399A1

    公开(公告)日:2022-12-29

    申请号:PCT/JP2022/024097

    申请日:2022-06-16

    Inventor: 中山 祥吾

    Abstract: 本開示は、抵抗値の抑制を図ることを目的とする。ジャンパーチップ部品(1)は、プリント基板に実装される。ジャンパーチップ部品(1)は、基体(2)と、導体(3)と、端面電極(4)と、を備える。基体(2)は、電気絶縁性を有する。導体(3)は、基体(2)の、プリント基板と対向する下面(22)において、第1端(221)から当該第1端(221)と対向する第2端(222)にわたって形成されている。端面電極(4)は、少なくとも基体2の側面(23)に導体(3)と電気的に接続するように形成されている。ジャンパーチップ部品(1)の、プリント基板と対向する一面(12)は、平坦面である。

    半導体装置
    3.
    发明申请
    半導体装置 审中-公开

    公开(公告)号:WO2022176963A1

    公开(公告)日:2022-08-25

    申请号:PCT/JP2022/006489

    申请日:2022-02-17

    Abstract: 半導体装置は、互いに絶縁された高圧ダイパッドおよび低圧ダイパッドと、高圧ダイパッドに実装された抵抗素子と、低圧ダイパッドに実装された半導体素子と、を備えている。抵抗素子は、高圧ダイパッドに実装された基板と、基板上に形成された絶縁層と、絶縁層上に形成された薄膜抵抗層と、を備えている。

    チップ抵抗器及びその製造方法
    4.
    发明申请

    公开(公告)号:WO2022091643A1

    公开(公告)日:2022-05-05

    申请号:PCT/JP2021/034732

    申请日:2021-09-22

    Inventor: 田中 幸作

    Abstract: チップ抵抗器(1)は、抵抗体(10)と、第1導電下地層(17)と、第2導電下地層(18)と、第1電極(20)と、第2電極(25)とを備える。第1電極(20)は、第1電極層(21)を含む。第2電極(25)は、第2電極層(26)を含む。第1導電下地層(17)の第1電気抵抗率は、第1電極層(21)の第2電気抵抗率よりも大きく、かつ、抵抗体(10)の第3電気抵抗率よりも大きい。第2導電下地層(18)の第4電気抵抗率は、第2電極層(26)の第5電気抵抗率よりも大きく、かつ、抵抗体(10)の第3電気抵抗率よりも大きい。

    抵抗器、及び抵抗器の製造方法
    6.
    发明申请

    公开(公告)号:WO2021153152A1

    公开(公告)日:2021-08-05

    申请号:PCT/JP2020/049195

    申请日:2020-12-28

    Abstract: 抵抗体10と、抵抗体10に接続された一対の電極(第1電極体11、第2電極体12)と、を備え、基板(回路基板)に実装した場合に少なくとも抵抗体10が基板(回路基板)から離間して配置される抵抗器1であって、抵抗器1の実装面の抵抗体10と電極(第1電極体11、第2電極体12)との境界部位(接合部13、接合部14)のうち、抵抗体10及び電極(第1電極体11、第2電極体12)の少なくとも一方に酸化膜5を有する。

    シャント抵抗器の実装構造
    8.
    发明申请

    公开(公告)号:WO2020170683A1

    公开(公告)日:2020-08-27

    申请号:PCT/JP2020/001799

    申请日:2020-01-21

    Abstract: 電圧信号引出しパターンを内蔵したパターン内蔵基板にシャント抵抗器が実装されたシャント抵抗器の実装構造であって、前記パターン内蔵基板の厚さ方向に形成された貫通孔により画定され、前記シャント抵抗器の実装側とは反対側から順に設けられた第1の端子と第2の端子との間に設けられた抵抗体の少なくとも一部を収容する収容部が設けられている、シャント抵抗器の実装構造。

    キャパシタ素子
    9.
    发明申请

    公开(公告)号:WO2020161958A1

    公开(公告)日:2020-08-13

    申请号:PCT/JP2019/037211

    申请日:2019-09-24

    Inventor: 村瀬 康裕

    Abstract: キャパシタ(100)は、第1主面(10a)および第1主面(10a)とは反対側に位置する第2主面(10b)を有し、電気抵抗となる基板(10)と、第1主面(10a)側に設けられた第1電極層(20)と、第2主面(10b)側に設けられた第2電極層(30)と、第1電極層(20)と基板(10)との間に設けられた誘電体層(40)と、第1電極層(20)または第2電極層(30)に電気的に接続される抵抗体(60)と、を備え、抵抗体は、基板(10)が有する温度特性とは反対の温度特性を有する。

    雑音防止抵抗器およびその製造方法

    公开(公告)号:WO2020095683A1

    公开(公告)日:2020-05-14

    申请号:PCT/JP2019/041554

    申请日:2019-10-23

    Abstract: キャップ端子と抵抗線の導通を確保した雑音防止抵抗器およびその製造方法を提供することを目的とする。 かかる目的を達成するため、雑音防止抵抗器10において、芯材5の外周表面に抵抗線7を巻回し、その両端部にキャップ端子3a,3bを装着し、外周表面のうちキャップ端子で覆われる領域の複数箇所に、抵抗線7を覆う絶縁被覆(樹脂コーティング)6とその下部に位置する抵抗線7の一部を切削して抵抗線を露出させた剥削領域15a~15c,16a~16cを設けた構成とする。

Patent Agency Ranking