公开(公告)号：WO2012107144A1

公开(公告)日：2012-08-16

申请号：PCT/EP2011/074129

申请日：2011-12-28

Applicant: ROBERT BOSCH GMBH ,  SCHUSTER, Katharina ,  WIRTH, Martin ,  RAICHLE, Daniel

Inventor： SCHUSTER, Katharina ,  WIRTH, Martin ,  RAICHLE, Daniel

IPC: H03M1/64

CPC classification number: H03M1/1076 ,  H03M1/645

Abstract: Die vorliegende Erfindung offenbart ein Verfahren zur Resolverchipdiagnose mit den Schritten Bereitstellen (S1) eines Resolverchip-Ausgangssignals (S R ), Bereitstellen (S2) einer Resolverchip-Ausgangsfrequenz (F R ) und Diagnostizieren (S3) eines Resolverchipfehlers (F) basierend auf dem Resolverchip-Ausgangssignal (S R ) und der Resolverchip-Ausgangsfrequenz (F R ). Ferner offenbart die vorliegende Erfindung eine Resolverchipdiagnosevorrichtung und ein Computerprogrammprodukt.

Abstract translation: 本发明公开了一种用于Resolverchipdiagnose一种方法，包括基于所述Resolverchip输出信号提供（S1）一Resolverchip输出信号（SR），提供（S2）一个Resolverchip输出频率（FR）和诊断的Resolverchipfehlers（F）（S3）的步骤 （SR）和Resolverchip输出频率（FR）。 此外，本发明公开了一种Resolverchipdiagnosevorrichtung和计算机程序产品。

公开(公告)号：WO9800921A3

公开(公告)日：1998-04-23

申请号：PCT/GB9701762

申请日：1997-06-30

Applicant: SCIENT GENERICS LTD ,  ELY DAVID THOMAS ELIOT ,  DAMES ANDREW NICHOLAS

Inventor： ELY DAVID THOMAS ELIOT ,  DAMES ANDREW NICHOLAS

IPC: G01D5/244 ,  H02P6/16 ,  H03M1/24 ,  H03M1/64 ,  H03M1/00

CPC classification number: G01D5/244 ,  H02P6/16 ,  H03M1/645

Abstract: Processing circuitry is provided for processing a plurality of signals received from sense coils (21, 23 and 25) forming part of a position encoder used to encode the relative positions of two relatively movable members. The position encoder is such that each of the plurality of signals from the sense coils varies sinusoidally with the relative position of the members but out of phase with respect to each other. The processing apparatus comprises mixers (71, 73 and 75) for multiplying each of the received signals with one of a corresponding plurality of periodic time varying signals, each having the same predetermined period and a different predetermined phase, and an adder (93) for adding the signals from the mixers. The phase of the mixing signals are chosen so that the output signal from the adder contains a single periodic component having the predetermined period whose phase varies with the relative position of the two members.

Abstract translation: 提供了处理电路，用于处理从感测线圈（21,23和25）接收的多个信号，其形成用于编码两个相对可移动部件的相对位置的位置编码器的一部分。 位置编码器使得来自感测线圈的多个信号中的每一个与成员的相对位置正弦地变化，但是彼此相位异相。 该处理装置包括：混合器（71,73和75），用于将每个接收信号与相应的多个周期性时变信号中的每一个具有相同的预定周期和不同的预定相位;以及加法器（93），用于 添加来自混音器的信号。 选择混合信号的相位，使得来自加法器的输出信号包含具有相位随着两个部件的相对位置而变化的预定周期的单个周期分量。

公开(公告)号：WO2017155376A4

公开(公告)日：2017-09-14

申请号：PCT/MA2017/000003

申请日：2017-03-07

Applicant: UNIVERSITÉ CADI AYYAD

Inventor： BENHIDA, Khalid ,  HASSANI, Moha M'Rabet ,  GHAMMAZ, Abdelilah

IPC: H03M1/64

Abstract: Cette invention concerne un procédé électronique de conversion analogique numérique ayant une grande plage de conversion et une forte dynamique de numérisation. Ce procédé a par ailleurs une résolution de conversion indépendante de la plage de conversion du signal à numériser. ïl peut être utilisé pour la conversion en numérique d'un signai analogique variant dans une large gamme de mesure. Le procédé est basé sur la décomposition du signa! à convertir en deux parties : une partie entière et une partie fractionnaire. Ces deux parties sont obtenues en utilisant un système de périodisation préalable du signa! à convertir, Le système de périodisation est composé de deux modules ayant des fonctions de transfert périodiques, de période E0 et déphasées. La valeur numérique de la partie fractionnaire est obtenue en procédant à une conversion A/N à l'intérieur d'une période. La partie entière est obtenue en procédant au comptage du nombre de périodes. La résolution de conversion du système est toujours égale à E 0 /(2 n -1), quelque soit la dynamique du signal (n étant le nombre de bits consacré à la numérisation de la partie fractionnaire). Les paramètres E 0 et n peuvent être modifiables permettant ainsi d'ajuster la résolution de conversion de la partie fractionnaire. Suivant ce procédé, le signai E à convertir peut être écrit sous la forme E= k E 0 /(2 n -1) + i E 0 (avec k et i des nombres entiers désignant les valeurs numériques respectivement de la partie entière et de la partie fractionnaire), k étant compris entre 0 et (2 n -1) et i un nombre entier illimité.

公开(公告)号：WO2007137625A1

公开(公告)日：2007-12-06

申请号：PCT/EP2006/062849

申请日：2006-06-01

Applicant: FREESCALE SEMICONDUCTOR, INC. ,  MIENKINA, Martin ,  CHALUPA, Leos

Inventor： MIENKINA, Martin ,  CHALUPA, Leos

IPC: H03M1/64

CPC classification number: H03M1/645

Abstract: A Sin-Cos sensor arrangement comprises a Sin-Cos sensor (105) operably coupled to signal processing logic (250) via a hardware interface (205). The hardware interface (205) is arranged to provide the signal processing logic (250) with analogue sine (210) and cosine (215) waveforms indicative of fine position data and binary counterparts of the analogue sine (210) and cosine (215) waveforms (Phase_A (220) and Phase_B (225)) indicative of rough position data. The signal processing logic (250) is arranged to determine a position and speed of the Sin-Cos sensor (105) by compensating for inaccuracies between analogue sine (210) and cosine (215) waveforms and their binary counterparts. In this manner, a fully software- based solution provides a fast, efficient and high accuracy position and speed estimation based on the processing of the analogue sine and cosine signals and the digital representation thereof of the Sin-Cos sensor.

Abstract translation: Sin-Cos传感器装置包括经由硬件接口（205）可操作地耦合到信号处理逻辑（250）的Sin-Cos传感器（105）。 硬件接口（205）被布置为向信号处理逻辑（250）提供表示精细位置数据的模拟正弦（210）和余弦（215）波形，以及模拟正弦（210）和余弦（215）波形的二进制对应 （Phase_A（220）和Phase_B（225）），表示粗略的位置数据。 信号处理逻辑（250）被布置为通过补偿模拟正弦（210）和余弦（215）波形之间的不准确度及其二进制对应物来确定Sin-Cos传感器（105）的位置和速度。 以这种方式，完全基于软件的解决方案提供了基于模拟正弦和余弦信号的处理及其Sin-Cos传感器的数字表示的快速，有效和高精度的位置和速度估计。

公开(公告)号：WO2020058049A1

公开(公告)日：2020-03-26

申请号：PCT/EP2019/074171

申请日：2019-09-11

Applicant: SIEMENS AKTIENGESELLSCHAFT

Inventor： PROCHASKA, Dirk

IPC: H03C3/40 ,  H03M1/64 ,  H03C1/52

Abstract: Die Erfindung beschreibt eine Vorrichtung zur Wandlung eines analogen Eingangssignals (Sig A ) in ein digitales Ausgangssignal (Sig D ). Die erfindungsgemäße Vorrichtung umfasst einen Amplitudenmodulator (10) mit Trägerunterdrückung zur Bereitstellung eines trägerlosen AM-Signals, dem das analoge Eingangssignal an einem Signaleingang (11) zugeführt wird. Ferner weist sie einen Addierer (20) auf, dem das von dem Amplitudenmodulator (10) ausgegebene trägerlose AM-Signal zugeführt wird und der dazu eingerichtet ist, zu dem AM-Signal ein um 90° verschobenes Trägersignal zu addieren und ein phasenmoduliertes Signal (PM-Signal) auszugeben. Die erfindungsgemäße Vorrichtung umfasst schließlich einen Begrenzer (30), dem das von dem Addierer (20) ausgegebene PM-Signal zugeführt wird und der dazu ausgebildet ist, eine störende Amplitudenmodulation in dem PM-Signal zu unterdrücken. Die Gesamtanordnung ist vorwiegend in digitaler Schaltungstechnik aufgebaut und ist daher gut integrierbar. Ein weiterer Vorteil ist die enthaltene Möglichkeit der einfachen Potenzialtrennung.

公开(公告)号：WO2017155376A1

公开(公告)日：2017-09-14

申请号：PCT/MA2017/000003

申请日：2017-03-07

Applicant: UNIVERSITÉ CADI AYYAD

Inventor： BENHIDA, Khalid ,  HASSANI, Moha M'Rabet ,  GHAMMAZ, Abdelilah

IPC: H03M1/64

CPC classification number: H03M1/64

Abstract: Cette invention concerne un procédé électronique de conversion analogique numérique ayant une grande plage de conversion et une forte dynamique de numérisation. Ce procédé a par ailleurs une résolution de conversion indépendante de la plage de conversion du signal à numériser. ïl peut être utilisé pour la conversion en numérique d'un signai analogique variant dans une large gamme de mesure. Le procédé est basé sur la décomposition du signa! à convertir en deux parties : une partie entière et une partie fractionnaire. Ces deux parties sont obtenues en utilisant un système de périodisation préalable du signa! à convertir, Le système de périodisation est composé de deux modules ayant des fonctions de transfert périodiques, de période E0 et déphasées. La valeur numérique de la partie fractionnaire est obtenue en procédant à une conversion A/N à l'intérieur d'une période. La partie entière est obtenue en procédant au comptage du nombre de périodes. La résolution de conversion du système est toujours égale à E 0 /(2 n -1), quelque soit la dynamique du signal (n étant le nombre de bits consacré à la numérisation de la partie fractionnaire). Les paramètres E 0 et n peuvent être modifiables permettant ainsi d'ajuster la résolution de conversion de la partie fractionnaire. Suivant ce procédé, le signai E à convertir peut être écrit sous la forme E= k E 0 /(2 n -1) + i E 0 (avec k et i des nombres entiers désignant les valeurs numériques respectivement de la partie entière et de la partie fractionnaire), k étant compris entre 0 et (2 n -1) et i un nombre entier illimité.

Abstract translation: 本发明涉及治疗本发明主题的方法。 数字电子转换电子器件具有很大的转换范围和强大的数字化动态。 这个过程是 还具有信号转换范围的独立转换解决方案; NUMé冒口。 可以使用 用于在宽测量范围内变化的模拟信号的数字转换。 d＆oacute的过程; 低和oacute; 在信号的组成上！ ＆Agrave; 转换为两部分：一个整数部分和一个小数部分。 这两部分是通过预先测定信号的系统获得的。 ＆Agrave; 转化，净化的体系组成。 两个具有周期性传输功能的模块，E0和分段周期。 小数部分的数值是通过进行获得的。 A / D转换; 在一段时间内。 整数部分是通过计数周期数获得的。 系统转换解决方案始终是＆rsquo; Ë<子> 0 /（2 名词 -1），而不管信号的动态（的N个E都致力于é比特的数量;＆agrave;第二部分的NUMé授权 小数）。 所述PARAM＆egrave;非常Ë<子> 0 和n可＆ecirc;修改从而有可能以调节R＆eacute;对于小数部分转换解决方案。 根据这个程序，符号E> 转换可以与ecirc;为E写成E = K E特征<子> 0 /（2 名词 -1）+ I E <子> 0 （有 分别RIQUES的ENTI＆egrave部的; k和l是整数DE签约NUMé值Re和小数部分）中，ké0和（2之间名词 -1）和 我是一个无限的整数。