发明公开
- 专利标题: MOS器件及制造方法
- 专利标题(英): Metal oxide semiconductor (MOS) device and manufacturing method of the same
-
申请号: CN201110412694.6申请日: 2011-12-12
-
公开(公告)号: CN103165672A公开(公告)日: 2013-06-19
- 发明人: 邱慈云 , 朱东园 , 范永洁 , 钱文生 , 徐向明 , 肖胜安 , 陈帆 , 刘鹏 , 陈雄斌 , 潘嘉 , 刘冬华 , 孙娟 , 袁媛 , 吴智勇 , 黄志刚 , 王雷 , 郭晓波 , 孟鸿林 , 苏波 , 季伟 , 程晓华 , 钱志刚 , 陈福成 , 刘继全 , 孙勤 , 金锋 , 刘梅
- 申请人: 上海华虹NEC电子有限公司
- 申请人地址: 上海市浦东新区川桥路1188号
- 专利权人: 上海华虹NEC电子有限公司
- 当前专利权人: 上海华虹宏力半导体制造有限公司
- 当前专利权人地址: 上海市浦东新区川桥路1188号
- 代理机构: 上海浦一知识产权代理有限公司
- 代理商 丁纪铁
- 主分类号: H01L29/78
- IPC分类号: H01L29/78 ; H01L29/08 ; H01L29/10 ; H01L21/336
摘要:
本发明公开了一种MOS器件,源漏区包括位于有源区中的源漏掺杂区和位于有源区上方的源漏多晶硅层,通过在源漏多晶硅层上形成金属接触引出源漏极。位于有源区中的源漏掺杂区的面积不必要包容金属接触的面积,故能使有源区的面积能做到最小,从而能提高器件的性能和集成度。本发明能减少源漏区和衬底间的寄生电容,能更适合的应用在RF领域。本发明的源漏掺杂区的结深较浅,能够降低短沟道效应和缓解较严重的LOD效应。本发明还公开了一种MOS器件的制造方法,能充分解决工艺中的刻蚀停止方面的难题和优化栅极和源漏间的隔离问题;能减少金属层数,能降低整个BICMOS工艺的成本。
公开/授权文献
- CN103165672B MOS器件及制造方法 公开/授权日:2015-12-09
IPC分类: