公开(公告)号：CN103165671A

公开(公告)日：2013-06-19

申请号：CN201110412663.0

申请日：2011-12-12

申请人： 上海华虹NEC电子有限公司

发明人： 邱慈云 ,  朱东园 ,  范永洁 ,  钱文生 ,  徐向明 ,  肖胜安 ,  陈帆 ,  刘鹏 ,  陈雄斌 ,  潘嘉 ,  刘冬华 ,  孙娟 ,  袁媛 ,  吴智勇 ,  黄志刚 ,  王雷 ,  郭晓波 ,  孟鸿林 ,  苏波 ,  季伟 ,  程晓华 ,  钱志刚 ,  陈福成 ,  刘继全 ,  孙勤 ,  金锋 ,  刘梅

IPC分类号： H01L29/78 ,  H01L29/08 ,  H01L29/423 ,  H01L21/336

摘要： 本发明公开了一种MOS器件，源漏区包括位于有源区中的源漏掺杂区和位于有源区上方的源漏多晶硅层，通过在源漏多晶硅层外侧的锗硅多晶硅层上形成金属接触来引出源漏极的。位于有源区中的源漏掺杂区的面积不必要包容金属接触的面积，故能使有源区的面积能做到最小，从而能提高器件的性能和集成度。栅极为蜿蜒型结构能最大程度的降低器件的寄生电容，能更适合的应用在RF领域、且能作为开关器件的最佳选择。本发明的源漏掺杂区的结深较浅，能够降低短沟道效应和缓解较严重的LOD效应。本发明还公开了一种MOS器件的制备方法，能充分解决工艺中的刻蚀停止方面的难题和优化栅极和源漏间的隔离问题。

公开(公告)号：CN103165652A

公开(公告)日：2013-06-19

申请号：CN201110412701.2

申请日：2011-12-12

申请人： 上海华虹NEC电子有限公司

发明人： 邱慈云 ,  朱东园 ,  范永洁 ,  钱文生 ,  徐向明 ,  肖胜安 ,  陈帆 ,  刘鹏 ,  陈雄斌 ,  潘嘉 ,  刘冬华 ,  孙娟 ,  袁媛 ,  吴智勇 ,  黄志刚 ,  王雷 ,  郭晓波 ,  孟鸿林 ,  苏波 ,  季伟 ,  程晓华 ,  钱志刚 ,  陈福成 ,  刘继全 ,  孙勤 ,  金锋 ,  刘梅

IPC分类号： H01L29/06 ,  H01L29/417 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

摘要： 本发明公开了一种MOS器件，源漏区包括位于有源区中的源漏掺杂区和位于有源区上方的源漏多晶硅层，通过在源漏多晶硅层外侧的锗硅多晶硅层上形成金属接触来引出源漏极的。位于有源区中的源漏掺杂区的面积不必要包容金属接触的面积，故能使有源区的面积能做到最小，从而能提高器件的性能和集成度。本发明能减少源漏区和衬底间的寄生电容，能更适合的应用在RF领域。本发明的源漏掺杂区的结深较浅，能够降低短沟道效应和缓解较严重的LOD效应。本发明还公开了一种MOS器件的制造方法，能充分解决工艺中的刻蚀停止方面的难题和优化栅极和源漏间的隔离问题；能减少金属层数，能降低整个BICMOS工艺的成本。

公开(公告)号：CN103151292A

公开(公告)日：2013-06-12

申请号：CN201110402826.7

申请日：2011-12-07

申请人： 上海华虹NEC电子有限公司

发明人： 刘鹏

IPC分类号： H01L21/70 ,  H01L21/336 ,  H01L21/28 ,  H01L21/265

摘要： 本发明公开了一种抬高源漏结构CMOS和Bipolar器件的集成方法，在传统浅沟槽隔离结构上形成栅极结构，侧墙刻蚀造成硅基板有一定的刻蚀量，用选择性外延在源漏区生长多晶硅形成抬高源漏区，再沉积介质膜把CMOS区域保护住。基极多晶硅刻蚀后，形成多晶硅侧墙，把CMOS区域介质膜去掉，保留多晶硅侧墙下的介质膜。利用发射极多晶硅作为抬高源漏区向STI区的扩展以及CMOS局部区域的连线，图形化后涂布一层填充材料，回刻填充材料以及源漏区域上方发射极多晶硅，刻蚀停止在介质膜。最后去除填充材料和刻蚀停止层，完成源漏注入以及后续接触孔和金属连线工艺。该方法可减小有源区到栅极的尺寸，增加单位面积晶体管数量；扩大工艺窗口；减小源漏寄生电容，改善短沟道效应。

公开(公告)号：CN101441979A

公开(公告)日：2009-05-27

申请号：CN200710094248.9

申请日：2007-11-19

申请人： 上海华虹NEC电子有限公司

发明人： 刘鹏

IPC分类号： H01L21/00 ,  H01L21/306 ,  H01L21/66

摘要： 本发明公开了一种硅片蚀刻条件优化方法，其中在硅片切断面上观察蚀刻条件纵向形貌包括以下步骤：在硅片上涂胶；选定任意区域进行曝光；对曝光的区域进行蚀刻；去掉整个硅片上的光刻胶；在同一个硅片上涂胶；在上述硅片上没有被曝光过的区域选择任意区域进行曝光；上一步中曝光的区域进行蚀刻；去掉整个硅片上的光刻胶；重复在整个硅片上涂胶，在没有被曝光的区域选择任意的区域进行曝光，并在该曝光区域以需要观察的蚀刻条件进行蚀刻，去掉整个硅片上的光刻胶，直至完成需要观察的蚀刻条件；对硅片进行切片，在硅片的不同区域观察不同蚀刻条件的纵向形貌。本发明可以大量节约硅片预算，降低成本。

公开(公告)号：CN102468176B

公开(公告)日：2013-12-18

申请号：CN201010550592.6

申请日：2010-11-19

申请人： 上海华虹NEC电子有限公司

发明人： 王雷 ,  程晓华 ,  刘鹏

IPC分类号： H01L21/336 ,  H01L21/311 ,  H01L21/306

摘要： 本发明公开了一种超级结器件制造纵向区的方法，与传统方法相比，在对CMP阻挡层进行CMP工艺之后增加了对CMP阻挡层的横向回刻，使得在CMP阻挡层下的单晶硅暴露出来，然后采用各向同性刻蚀去除这些暴露出来的单晶硅，最终获得不再具有横向填充的单晶硅的纵向区，避免器件缺陷，改善了器件性能。

公开(公告)号：CN103165672A

公开(公告)日：2013-06-19

申请号：CN201110412694.6

申请日：2011-12-12

申请人： 上海华虹NEC电子有限公司

发明人： 邱慈云 ,  朱东园 ,  范永洁 ,  钱文生 ,  徐向明 ,  肖胜安 ,  陈帆 ,  刘鹏 ,  陈雄斌 ,  潘嘉 ,  刘冬华 ,  孙娟 ,  袁媛 ,  吴智勇 ,  黄志刚 ,  王雷 ,  郭晓波 ,  孟鸿林 ,  苏波 ,  季伟 ,  程晓华 ,  钱志刚 ,  陈福成 ,  刘继全 ,  孙勤 ,  金锋 ,  刘梅

IPC分类号： H01L29/78 ,  H01L29/08 ,  H01L29/10 ,  H01L21/336

摘要： 本发明公开了一种MOS器件，源漏区包括位于有源区中的源漏掺杂区和位于有源区上方的源漏多晶硅层，通过在源漏多晶硅层上形成金属接触引出源漏极。位于有源区中的源漏掺杂区的面积不必要包容金属接触的面积，故能使有源区的面积能做到最小，从而能提高器件的性能和集成度。本发明能减少源漏区和衬底间的寄生电容，能更适合的应用在RF领域。本发明的源漏掺杂区的结深较浅，能够降低短沟道效应和缓解较严重的LOD效应。本发明还公开了一种MOS器件的制造方法，能充分解决工艺中的刻蚀停止方面的难题和优化栅极和源漏间的隔离问题；能减少金属层数，能降低整个BICMOS工艺的成本。

公开(公告)号：CN102446701A

公开(公告)日：2012-05-09

申请号：CN201010503963.5

申请日：2010-10-12

申请人： 上海华虹NEC电子有限公司

发明人： 吴智勇 ,  刘鹏 ,  黄志刚

IPC分类号： H01L21/02

摘要： 本发明公开了一种改善深沟槽刻蚀后硅片边缘硅尖刺缺陷的方法，其为在硅片上刻蚀形成深沟槽之后，包括如下步骤：步骤一，在硅片上涂一层光刻胶；步骤二，采用祛边和边缘曝光的工艺，将距离硅片边缘预定尺寸以内的区域暴露出来；步骤三，采用各向同性的干法刻蚀工艺去除硅片边缘的硅尖刺；步骤四，去除剩余在硅片上的光刻胶。采用本发明的方法，能有效的去除硅片边缘的硅尖刺缺陷，避免湿法去胶时污染湿法设备。

公开(公告)号：CN101459036B

公开(公告)日：2010-08-18

申请号：CN200710094422.X

申请日：2007-12-11

申请人： 上海华虹NEC电子有限公司

发明人： 刘鹏

IPC分类号： H01L21/00

摘要： 本发明公开了一种快速优化刻蚀均匀性的方法，首先确定原始刻蚀条件下刻蚀图形的关键尺寸和形貌的优化方向，包括如下步骤：第1步，在所述原始刻蚀条件下刻蚀有薄膜的光片，用膜厚测量设备测量光片的边缘区域与中心区域的刻蚀速率差；第2步，改变所述原始刻蚀条件，刻蚀所述有薄膜的光片，用膜厚测量设备测量光片的边缘区域与中心区域的刻蚀速率差；第3步，比较第1步和第2步得到的的两个刻蚀速率差，得到刻蚀图形的关键尺寸和形貌的变化方向；当变化方向与优化方向一致或相反，表示第2步的刻蚀条件有利或不利于刻蚀图形的刻蚀均匀性。本发明可以大大缩短研发时间，同时大幅节省晶片消耗。

公开(公告)号：CN101441407A

公开(公告)日：2009-05-27

申请号：CN200710094242.1

申请日：2007-11-19

申请人： 上海华虹NEC电子有限公司

发明人： 曾林华 ,  刘鹏 ,  吕煜坤

IPC分类号： G03F1/14

摘要： 本发明公开了一种光刻尺寸超规格的修正刻蚀方法，用于光刻尺寸超规格产生光刻尺寸偏差时，进一步刻蚀衬底上的主介质膜，达到设定的主介质膜线宽，其中主介质膜上有刻蚀阻挡层，刻蚀阻挡层上涂有光刻胶；具体包括如下步骤：(1)根据光刻尺寸偏差计算刻蚀阻挡层的刻蚀断面角度修正值；(2)根据刻蚀阻挡层的刻蚀断面角度修正值，通过改变刻蚀参数调整刻蚀阻挡层的刻蚀断面角度；(3)进一步刻蚀主介质膜，得到设定的主介质膜线宽。因为本发明用上述方法改变了光刻尺寸超规格后需要返工作业的工艺流程，经过修正后仍可得到设定的主介质膜线宽，进而可以大幅度增加光刻工艺窗口，减少因光刻线宽超规格的返工，降低生产成本。

公开(公告)号：CN101202217A

公开(公告)日：2008-06-18

申请号：CN200610147242.9

申请日：2006-12-14

申请人： 上海华虹NEC电子有限公司

发明人： 刘鹏 ,  吕煜坤

IPC分类号： H01L21/02 ,  H01L21/311 ,  H01L21/3213

摘要： 本发明公开了一种射频器件薄介电质电容的刻蚀方法，包括如下步骤：第一步：顶层氮化钛的主刻蚀，控制刻蚀时间，使刻蚀时不接触到氮化硅层；第二步：氮化硅的软着陆，到达刻蚀终点时立即跳转到下一步；第三步：氮化钛的过刻蚀。本发明能够克服因电介质刻蚀量过大而导致电容击穿电压偏低的问题。