非易失性锁存电路和逻辑电路,以及使用其的半导体器件
摘要:
非易失性锁存电路和逻辑电路以及使用其的半导体器件。非易失性锁存电路包括:具有环形结构的锁存部分,其中第一元件的输出电连接至第二元件的输入,且第二元件的输出电连接至第一元件的输入;以及用于保持该锁存部分的数据的数据保持部分。在数据保持部分中,使用用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管作为开关元件。此外,包括了电连接至晶体管的源电极或漏电极的反相器。使用该晶体管,被保持在锁存部分中的数据可被写入反相器的栅极电容器或被独立提供的电容器。
0/0