发明公开
- 专利标题: 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
- 专利标题(英): Manufacturing methods of thin film transistor and array substrate, array substrate and display device
-
申请号: CN201510502027.5申请日: 2015-08-14
-
公开(公告)号: CN105097552A公开(公告)日: 2015-11-25
- 发明人: 叶路路 , 刘华锋 , 吕景萍 , 杨磊 , 杨盟 , 张凯 , 王超 , 孙超超 , 赵生伟
- 申请人: 京东方科技集团股份有限公司 , 鄂尔多斯市源盛光电有限责任公司
- 申请人地址: 北京市朝阳区酒仙桥路10号
- 专利权人: 京东方科技集团股份有限公司,鄂尔多斯市源盛光电有限责任公司
- 当前专利权人: 京东方科技集团股份有限公司,鄂尔多斯市源盛光电有限责任公司
- 当前专利权人地址: 北京市朝阳区酒仙桥路10号
- 代理机构: 北京市柳沈律师事务所
- 代理商 彭久云
- 主分类号: H01L21/336
- IPC分类号: H01L21/336 ; H01L21/77 ; H01L27/12 ; H01L27/32 ; G02F1/1368
摘要:
薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置。该薄膜晶体管的制备方法包括在半导体层的图案上形成包括两种不同厚度的光刻胶的第一光刻胶图案;以第一光刻胶图案为阻挡掩模对半导体层的图案进行重掺杂离子注入工艺,形成源极重掺杂区和漏极重掺杂区的图案;对第一光刻胶图案进行灰化处理,以去除第二厚度光刻胶,并减薄第一厚度光刻胶,形成第二光刻胶图案;再以第二光刻胶图案为阻挡掩模对半导体层的图案进行轻掺杂离子注入工艺,形成沟道区、源极轻掺杂区和漏极轻掺杂区的图案。本方法可以精确高效地控制源极轻掺杂区和漏极轻掺杂区的关键尺寸,并且减少了工艺步骤,从而可缩短生产时间,降低成本,提高产品质量。
IPC分类: