本发明涉及一种SRAM型存储器高速灵敏放大器电路，在读取“1”存储单元时，通过电容C1的电荷保持特性，通过正反馈加快锁存放大器的整体响应速度，使放大器对输入电压差的要求大大降低，加快了SRAM型存储器读取“1”的速度；在读取“0”存储单元时，通过读取使能信号S的跳变对与非门I1的控制，依靠晶体管MP5快速上拉作用，读出存储数据，对输入电压差的要求大大降低，加快灵敏放大器的读出速度，加快了SRAM型存储器读取“0”的速度。本发明降低了灵敏放大器对输入压差的要求，提高了灵敏放大器的反应速度和处理能力。