-
公开(公告)号：CN114759916A
公开(公告)日：2022-07-15
申请号：CN202210316283.5
申请日：2022-03-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 高速SRAM在高频工作模式下时钟输入频率异常(输入信号频率低于基础频率或直接变为固定信号)后重启PLL需要较长时间，本发明提供了一种SRAM用快速热启动PLL结构，包括：鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器。热启动控制电路是一个产生基础频率的控制电压产生模块。SRAM输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时，热启动控制电路会产生一个基础频率的控制电压给压控振荡器，保持PLL在一个设定的基础频率上进行自激振荡，当外部输入频率正常后，PLL将在这个频率基础上开始调频调相，快速进入再次锁定状态，该结构可以让SRAM更快速的进入正常工作状态。
-
公开(公告)号：CN107025331B
公开(公告)日：2020-07-03
申请号：CN201710119527.X
申请日：2017-03-02
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Inventor： 赵元富 , 郑宏超 , 李哲 , 岳素格 , 王亮 , 李建成 , 陈茂鑫 , 喻贤坤 , 姜柯 , 于春青 , 王汉宁 , 刘琳 , 毕潇 , 杜守刚 , 王煌伟 , 赵旭 , 穆里隆 , 李继华 , 简贵胄 , 初飞 , 祝长民 , 王思聪 , 李月
IPC: G06F30/398
Abstract: 本发明公开了一种存储单元单粒子翻转功能传播率的计算方法及装置。该方法包括：获取仿真输入向量的仿真时间，并统计数字集成电路中预选单一种类的存储单元的数量；统计每个存储单元的单粒子翻转有效生存时间；根据所述单粒子翻转有效生存时间和所述仿真时间，计算每个存储单元的单粒子翻转功能传播率，所述单粒子翻转功能传播率为发生单粒子翻转的存储单元被捕获且传播的概率；利用每个存储单元的单粒子翻转功能传播率和所述数量，计算所述预选单一种类的存储单元的单粒子翻转功能传播率。本发明实现了区分和模拟单粒子翻转效应在不同种类存储单元中的产生、捕获、掩蔽及传导过程，提高集成电路级单粒子翻转效应的仿真准确度的目的。
-
公开(公告)号：CN109841240A
公开(公告)日：2019-06-04
申请号：CN201811573607.3
申请日：2018-12-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C7/06
Abstract: 本发明涉及一种SRAM型存储器高速灵敏放大器电路，在读取“1”存储单元时，通过电容C1的电荷保持特性，通过正反馈加快锁存放大器的整体响应速度，使放大器对输入电压差的要求大大降低，加快了SRAM型存储器读取“1”的速度；在读取“0”存储单元时，通过读取使能信号S的跳变对与非门I1的控制，依靠晶体管MP5快速上拉作用，读出存储数据，对输入电压差的要求大大降低，加快灵敏放大器的读出速度，加快了SRAM型存储器读取“0”的速度。本发明降低了灵敏放大器对输入压差的要求，提高了灵敏放大器的反应速度和处理能力。
-
公开(公告)号：CN106783858A
公开(公告)日：2017-05-31
申请号：CN201611241186.5
申请日：2016-12-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L27/112 , H01L27/115 , G11C17/12
Abstract: 本发明公开了一种栅氧化层反熔丝PROM存储单元版图结构，包括：选择NMOS晶体管，第一存储NMOS晶体管、第二存储NMOS晶体管，衬底接触区域；选择NMOS晶体管包括：第一N注入源区、第一栅、第一N注入漏区、第一接触孔和第二接触孔；第一存储NMOS晶体管包括：第二N注入源区、第二栅、第二N注入漏区和第三接触孔；第二存储NMOS晶体管包括：第三N注入源区、第三栅、第三N注入漏区、第四接触孔；衬底接触区域包括：P注入有源区、第五接触孔和第六接触孔。本发明通过增加并联的存储晶体管，提高了存储单元的编程后等效电阻的一致性，保证了存储单元的可靠性，并通过P型衬底接触，增强了存储单元的抗单粒子闩锁能力。
-
公开(公告)号：CN116249341A
公开(公告)日：2023-06-09
申请号：CN202310175378.4
申请日：2023-02-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H10B10/00 , G11C11/413 , G11C7/24 , H01L27/02 , H01L29/06
Abstract: 一种低开销抗辐射存储单元版图结构，由两块半边基本单元版图模块拼接组成；每个半边基本单元版图模块中：第一P阱位于第一传输管和下拉管版图结构的一侧；第一传输管和下拉管版图结构的另一侧与第一上拉管版图结构紧贴；N阱位于第一上拉管版图结构和第二上拉管版图结构中间；第二P阱位于第二传输管和下拉管版图结构的一侧；第二传输管和下拉管版图结构的另一侧与第二上拉管版图结构紧贴；两个第一上拉管版图结构连接，两个第一传输管和下拉管版图结构连接；两个第二上拉管版图结构连接；两个第二传输管和下拉管版图结构连接；两块半边基本单元版图模块位置紧贴。本发明减少了版图面积消耗，增强抗辐射性能的效果。
-
Patent Agency Ranking
公开(公告)号：CN114740934A
公开(公告)日：2022-07-12
申请号：CN202210472058.0
申请日：2022-04-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G05F1/56
Abstract: 本发明公开了一种大驱动均衡式LDO电路，包括：初始电压快速建立模块、电压调节反馈回路以及功率组合模块；其中，功率组合模块由功率NMOS管、开关PMOS管和驱动NMOS管串联组成，开关PMOS管的源端连接功率NMOS管的源端，开关PMOS管的源端和漏端分别提供大驱动均衡式LDO的输出电压；初始电压快速建立模块，用于驱动功率NMOS管，通过连接电压调节反馈回路输出稳定电压；电压调节反馈回路，用于比较大驱动均衡式LDO的输出电压与基准电压，调节功率NMOS管的栅端电压。本发明LDO电路可以为不同电路模块提供均衡式稳定电压，实现驱动大电流，负载均衡，同时减少芯片子模块之间电源相互影响。
-
公开(公告)号：CN108055022B
公开(公告)日：2022-02-22
申请号：CN201711298921.0
申请日：2017-12-08
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/356
Abstract: 本发明公开了一种带抗振荡结构的RS触发器电路，设置抗振荡电路，在RS触发器输出处于不确定状态时，对一个输出进行钳位，从而使输出快速到达稳定状态。本发明对与非门构成的RS触发器电路，当输入由00变换成11，输出为不确定状态的情况下，将一个与非门的输出钳位为1，克服了与非门构成的RS触发器电路输入不允许00的缺陷，使RS触发器电路的功能更完善。本发明对或非门构成的RS触发器电路，当输入由11变换成00时，输出为不确定状态的情况下，将一个或非门的输出钳位为0，克服了或非门构成的RS触发器电路输入不允许11的缺陷，使RS触发器电路的功能更完善。
-
公开(公告)号：CN108766492B
公开(公告)日：2021-02-23
申请号：CN201711457440.X
申请日：2017-12-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C11/417
Abstract: 本发明公开了一种低单粒子敏感性的抗SEU存储单元电路，包括：存储电路、反馈电路和存取电路；存储电路用于存储抗SEU存储单元电路的数据信息，反馈电路能够在存储电路发生翻转后进行反馈，恢复存储电路的数据信息，存取电路用于外部对抗SEU存储单元电路的读写操作访问。针对低纳米工艺下的单粒子翻转问题，该结构保证了至少两个节点不发生翻转，并通过反馈回路将翻转节点恢复，实现了单节点翻转(SE‑SNU)全加固能力。当发生多节点翻转时，考虑两节点发生电荷共享效应被打翻而使得单元翻转的情况，电路具有更少的敏感节点对，是常用加固结构DICE单元敏感节点对数的一半，具有更低的单粒子敏感性，可有效缓解单粒子多节点翻转问题，提高单元的抗辐射能力。
-
公开(公告)号：CN106783858B
公开(公告)日：2019-11-19
申请号：CN201611241186.5
申请日：2016-12-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L27/112 , H01L27/115 , G11C17/12
Abstract: 本发明公开了一种栅氧化层反熔丝PROM存储单元版图结构，包括：选择NMOS晶体管，第一存储NMOS晶体管、第二存储NMOS晶体管，衬底接触区域；选择NMOS晶体管包括：第一N注入源区、第一栅、第一N注入漏区、第一接触孔和第二接触孔；第一存储NMOS晶体管包括：第二N注入源区、第二栅、第二N注入漏区和第三接触孔；第二存储NMOS晶体管包括：第三N注入源区、第三栅、第三N注入漏区、第四接触孔；衬底接触区域包括：P注入有源区、第五接触孔和第六接触孔。本发明通过增加并联的存储晶体管，提高了存储单元的编程后等效电阻的一致性，保证了存储单元的可靠性，并通过P型衬底接触，增强了存储单元的抗单粒子闩锁能力。
-
公开(公告)号：CN105609504B
公开(公告)日：2018-11-06
申请号：CN201510993638.4
申请日：2015-12-25
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L27/11
Abstract: 一种阱隔离型抗SEU多节点翻转存储单元版图结构，包括阱隔离区域(201)、(202)、(203)，DICE单元区域(101)、(103)、(105)、(107)，DICE单元(102)、(104)、(106)、(108)。阱隔离区域交叉布局在两个DICE单元区域中间。本发明与现有的技术相比，在有效地分离DICE存储单元结构中的所有敏感节点对的同时，进一步增加了敏感节点对间的距离，阱隔离结构还有利于减小敏感节点对间的寄生双极型晶体管效应和电荷共享效应，大大抑制了DICE单元中由SEU引起的多节点翻转，大幅度提高了抗辐射SRAM的抗SEU性能。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.08 seconds)
