-
公开(公告)号：CN114740934A
公开(公告)日：2022-07-12
申请号：CN202210472058.0
申请日：2022-04-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G05F1/56
摘要： 本发明公开了一种大驱动均衡式LDO电路，包括：初始电压快速建立模块、电压调节反馈回路以及功率组合模块；其中，功率组合模块由功率NMOS管、开关PMOS管和驱动NMOS管串联组成，开关PMOS管的源端连接功率NMOS管的源端，开关PMOS管的源端和漏端分别提供大驱动均衡式LDO的输出电压；初始电压快速建立模块，用于驱动功率NMOS管，通过连接电压调节反馈回路输出稳定电压；电压调节反馈回路，用于比较大驱动均衡式LDO的输出电压与基准电压，调节功率NMOS管的栅端电压。本发明LDO电路可以为不同电路模块提供均衡式稳定电压，实现驱动大电流，负载均衡，同时减少芯片子模块之间电源相互影响。
-
公开(公告)号：CN108055022B
公开(公告)日：2022-02-22
申请号：CN201711298921.0
申请日：2017-12-08
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K3/356
摘要： 本发明公开了一种带抗振荡结构的RS触发器电路，设置抗振荡电路，在RS触发器输出处于不确定状态时，对一个输出进行钳位，从而使输出快速到达稳定状态。本发明对与非门构成的RS触发器电路，当输入由00变换成11，输出为不确定状态的情况下，将一个与非门的输出钳位为1，克服了与非门构成的RS触发器电路输入不允许00的缺陷，使RS触发器电路的功能更完善。本发明对或非门构成的RS触发器电路，当输入由11变换成00时，输出为不确定状态的情况下，将一个或非门的输出钳位为0，克服了或非门构成的RS触发器电路输入不允许11的缺陷，使RS触发器电路的功能更完善。
-
公开(公告)号：CN108766492B
公开(公告)日：2021-02-23
申请号：CN201711457440.X
申请日：2017-12-28
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G11C11/417
摘要： 本发明公开了一种低单粒子敏感性的抗SEU存储单元电路，包括：存储电路、反馈电路和存取电路；存储电路用于存储抗SEU存储单元电路的数据信息，反馈电路能够在存储电路发生翻转后进行反馈，恢复存储电路的数据信息，存取电路用于外部对抗SEU存储单元电路的读写操作访问。针对低纳米工艺下的单粒子翻转问题，该结构保证了至少两个节点不发生翻转，并通过反馈回路将翻转节点恢复，实现了单节点翻转(SE‑SNU)全加固能力。当发生多节点翻转时，考虑两节点发生电荷共享效应被打翻而使得单元翻转的情况，电路具有更少的敏感节点对，是常用加固结构DICE单元敏感节点对数的一半，具有更低的单粒子敏感性，可有效缓解单粒子多节点翻转问题，提高单元的抗辐射能力。
-
-
公开(公告)号：CN112599166B
公开(公告)日：2023-08-29
申请号：CN202011519716.4
申请日：2020-12-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G11C11/417 , G11C11/418 , G11C7/22
摘要： 本发明公开了一种用于高速SRAM的高可靠可编程复制位线时钟控制系统，包括：时钟控制电路，用于根据外部读字线控制信号RWL产生字线选通信号SWL，根据复制位线电位RBL产生灵敏放大器使能信号SAE；可编程复制位线，用于根据字线选通信号SWL对可编程复制位线中的预充管和放电单元进行协同控制，并输出实时的复制位线电位RBL；存储单元阵列，用于根据灵敏放大器使能信号SAE，进行读操作。本发明克服了常规复制位线控制电路的问题，消除了在特殊读字线输入条件下引发的不必要功耗损失和读控制时序异常，大幅提高了可编程复制位线结构的操作可靠性，降低了各工作条件下的功耗开销。
-
公开(公告)号：CN114759916A
公开(公告)日：2022-07-15
申请号：CN202210316283.5
申请日：2022-03-28
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 高速SRAM在高频工作模式下时钟输入频率异常(输入信号频率低于基础频率或直接变为固定信号)后重启PLL需要较长时间，本发明提供了一种SRAM用快速热启动PLL结构，包括：鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器。热启动控制电路是一个产生基础频率的控制电压产生模块。SRAM输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时，热启动控制电路会产生一个基础频率的控制电压给压控振荡器，保持PLL在一个设定的基础频率上进行自激振荡，当外部输入频率正常后，PLL将在这个频率基础上开始调频调相，快速进入再次锁定状态，该结构可以让SRAM更快速的进入正常工作状态。
-
公开(公告)号：CN109841240A
公开(公告)日：2019-06-04
申请号：CN201811573607.3
申请日：2018-12-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G11C7/06
摘要： 本发明涉及一种SRAM型存储器高速灵敏放大器电路，在读取“1”存储单元时，通过电容C1的电荷保持特性，通过正反馈加快锁存放大器的整体响应速度，使放大器对输入电压差的要求大大降低，加快了SRAM型存储器读取“1”的速度；在读取“0”存储单元时，通过读取使能信号S的跳变对与非门I1的控制，依靠晶体管MP5快速上拉作用，读出存储数据，对输入电压差的要求大大降低，加快灵敏放大器的读出速度，加快了SRAM型存储器读取“0”的速度。本发明降低了灵敏放大器对输入压差的要求，提高了灵敏放大器的反应速度和处理能力。
-
公开(公告)号：CN109841240B
公开(公告)日：2020-10-16
申请号：CN201811573607.3
申请日：2018-12-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G11C7/06
摘要： 本发明涉及一种SRAM型存储器高速灵敏放大器电路，在读取“1”存储单元时，通过电容C1的电荷保持特性，通过正反馈加快锁存放大器的整体响应速度，使放大器对输入电压差的要求大大降低，加快了SRAM型存储器读取“1”的速度；在读取“0”存储单元时，通过读取使能信号S的跳变对与非门I1的控制，依靠晶体管MP5快速上拉作用，读出存储数据，对输入电压差的要求大大降低，加快灵敏放大器的读出速度，加快了SRAM型存储器读取“0”的速度。本发明降低了灵敏放大器对输入压差的要求，提高了灵敏放大器的反应速度和处理能力。
-
公开(公告)号：CN114740934B
公开(公告)日：2024-04-05
申请号：CN202210472058.0
申请日：2022-04-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G05F1/56
摘要： 本发明公开了一种大驱动均衡式LDO电路，包括：初始电压快速建立模块、电压调节反馈回路以及功率组合模块；其中，功率组合模块由功率NMOS管、开关PMOS管和驱动NMOS管串联组成，开关PMOS管的源端连接功率NMOS管的源端，开关PMOS管的源端和漏端分别提供大驱动均衡式LDO的输出电压；初始电压快速建立模块，用于驱动功率NMOS管，通过连接电压调节反馈回路输出稳定电压；电压调节反馈回路，用于比较大驱动均衡式LDO的输出电压与基准电压，调节功率NMOS管的栅端电压。本发明LDO电路可以为不同电路模块提供均衡式稳定电压，实现驱动大电流，负载均衡，同时减少芯片子模块之间电源相互影响。
-
公开(公告)号：CN112599166A
公开(公告)日：2021-04-02
申请号：CN202011519716.4
申请日：2020-12-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G11C11/417 , G11C11/418 , G11C7/22
摘要： 本发明公开了一种用于高速SRAM的高可靠可编程复制位线时钟控制系统，包括：时钟控制电路，用于根据外部读字线控制信号RWL产生字线选通信号SWL，根据复制位线电位RBL产生灵敏放大器使能信号SAE；可编程复制位线，用于根据字线选通信号SWL对可编程复制位线中的预充管和放电单元进行协同控制，并输出实时的复制位线电位RBL；存储单元阵列，用于根据灵敏放大器使能信号SAE，进行读操作。本发明克服了常规复制位线控制电路的问题，消除了在特殊读字线输入条件下引发的不必要功耗损失和读控制时序异常，大幅提高了可编程复制位线结构的操作可靠性，降低了各工作条件下的功耗开销。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.055 秒)
