本申请涉及FPGA中高速接口均衡设计领域，具体公开了一种均衡电路，包括切片电路1、权重单元1、加法器电路1、切片电路2、权重单元2、加法器电路2；切片电路1对初始脉冲信号切片得到切片信号1，切片信号1被权重单元1赋予权重1，得到权重信号1；加法器电路1叠加初始脉冲信号和权重信号1，得到第一叠加脉冲信号；切片电路2对初始脉冲信号切片得到切片信号2，切片信号2被权重单元2赋予权重2，得到权重信号2；加法器电路2叠加第一叠加脉冲信号和权重信号2，并输出第二叠加脉冲信号。通过本申请提供的方案，最终输出的信号在波峰附近的信号幅值变化程度相对较大，解决单粒子瞬态引起的码间干扰问题。