-
公开(公告)号：CN108388301B
公开(公告)日：2021-04-13
申请号：CN201810139148.1
申请日：2018-02-11
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G05F1/575
摘要： 一种抗单粒子加固数字低压差线性稳压器。使用数字方式实现，其中包括控制电路、细调比较器电路、粗调比较器电路、状态译码电路、粗调移位链、中调移位链、细调移位链、保持移位环、保持移位环、传输晶体管阵列等模块。通过将供电过程分为粗调、中调、细调三个阶段解决响应速度、电源纹波等问题：粗调阶段的快速搜索可以将响应速度提高数倍；细调阶段最小化传输晶体管的标准宽长优化电源纹波；中调阶段为粗调与细调的过渡与缓冲。采用加固单元、系统加固等多种方式对电路进行抗辐射加固。
-
公开(公告)号：CN107453750B
公开(公告)日：2020-09-11
申请号：CN201710580636.1
申请日：2017-07-17
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K19/17736 , H03K19/17724
摘要： 一种适用于SRAM型FPGA的多功能时钟缓冲器。该缓冲器包括第一时钟控制电路B101、第二时钟控制电路B102以及输出多路器B103，用于驱动FPGA内全局时钟网络，根据FPGA配置可以实现不同工作模式。第一个工作模式为普通时钟缓冲器；第二个工作模式为带使能的时钟缓冲器，当时钟缓冲器未使能时输出时钟固定为高电平；第三个工作模式为时钟多路器，可以完成两个时钟的无毛刺切换；第四个工作模式为带使能的时钟多路器，可以完成两个时钟的无毛刺切换，当时钟多路器未使能时输出时钟固定为高电平。该缓冲器电路额外提供一个输入时钟怱略控制端口，可以在时钟已经消失的清况下完成时钟的切换操作。
-
公开(公告)号：CN109088619A
公开(公告)日：2018-12-25
申请号：CN201810815991.7
申请日：2018-07-24
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K5/00
摘要： 一种使能信号产生方法及电路，电路主要包括初始化电路、使能信号输出电路、检测码产生电路。本发明通过接收延时链延时单元控制信号，对延时单元控制信号的数值进行检测，产生延时单元使能信号，对含使能控制端的可调延时链进行分组控制。本发明采用使能信号分组控制方案和使能信号预开启控制方案对延时单元进行使能控制，减少了使能信号产生电路中的硬件资源，提高了使能信号响应速度，使设计人员可以根据延时链级数和设计需求自由选择延时单元使能信号的控制方案。
-
公开(公告)号：CN118197370A
公开(公告)日：2024-06-14
申请号：CN202410249797.2
申请日：2024-03-05
申请人： 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号： G11C5/14 , G11C11/417
摘要： 本发明公开了一种面向抗辐照SRAM型FPGA配置存储阵列供电的保护电路，包括保护电压产生电路和驱动电路。本发明利用保护电压与MOS管组成的支路为驱动电路提供额外的电流通路，在辐射条件下，当辐射电离效应导致器件产生表面缺陷，PMOS功率晶体管阈值电压升高时，供电保护电路能够保护SRAM供电电压，防止SRAM掉电损失数据。
-
公开(公告)号：CN116366058A
公开(公告)日：2023-06-30
申请号：CN202210992137.4
申请日：2022-08-17
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 一种基于采样保持的电荷泵锁相环锁定检测电路，其特征在于，包括：电压电压转换电路A、电压电压转换电路B、采样保持电路SH1、采样保持电路SH2和比较器。电荷泵锁相环中环路滤波器输出的控制电压作为锁定检测电路的输入，其分别连接到电压电压转换电路A与电压电压转换电路B的输入，其中电压电压转换电路B输出端连接压控振荡器的输入；电压电压转换电路A输出端连接采样保持电路SH1与采样保持电路SH2的输入进行信号采样，相邻时间窗口下采样保持电路SH1与SH2将采样结果分别保存在输出端，SH1的输出连接比较器的正极输入，SH2的输出连接比较器的负极输入，锁定结果由比较器的输出电压确定。
-
公开(公告)号：CN116366057A
公开(公告)日：2023-06-30
申请号：CN202210989374.5
申请日：2022-08-17
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明公开了一种基于模数转换电路的抗辐照电荷泵锁相环锁定检测电路，包括：电压电压转换电路、模数转换电路和精度可调判断电路。本发明利用两个电压电压转换电路，在保证锁相环环路正常工作的条件下，将控制电压这一敏感信号引出，进而利用模数转换电路对控制电压进行量化，通过判断电路中触发器与逻辑门电路，在相邻两个时间窗口对量化结果进行比较，判断电路锁定。锁定检测精度可调，提高了控制电压波动判别容限，避免受辐照影响锁定状态误判为非锁定状态。
-
公开(公告)号：CN108306638B
公开(公告)日：2022-03-15
申请号：CN201810054077.5
申请日：2018-01-19
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03L7/095
摘要： 本发明提供了一种适用于电荷泵锁相环的可配置锁定检测电路，包括时钟相位差比较电路、锁定计数器B203、失锁计数器B204和SR锁存器SR251，时钟相位差比较电路，接收对外部输入的两路时钟信号进行相位差比较，当相位差绝对值小于等于时间窗长度时，使能锁定计数器B203，复位并禁用失锁计数器B204；否则，使能失锁计数器B204，复位并禁用锁定计数器B203；锁定计数器B203和失锁计数器B204的输出端连接SR锁存器SR251的R端和S端，SR锁存器SR251的输出端为可配置锁定检测电路的锁定指示信号。该电路可降低“假失锁”发生的概率，提高锁定检测电路的可靠性。
-
公开(公告)号：CN113472345A
公开(公告)日：2021-10-01
申请号：CN202110735947.7
申请日：2021-06-30
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明涉及一种可配置分数分频器，包括上升沿参考时钟选择电路、下降沿参考时钟选择电路、低电平控制电路、高电平控制电路、状态选择电路和输出电路，上升沿参考时钟选择电路和下降沿参考时钟选择电路采用相同的电路结构，低电平控制电路和高电平控制电路采用相同的电路结构；可配置分数分频器接收L个输入时钟CLKMP，通过配置信号控制输出时钟边沿翻转时刻和高低电平持续时间，产生所需频率的输出时钟CLKOUT；CLKMP需满足频率相同相位相差360°/L的要求。本发明的可配置分数分频器，采用加法器、减法计数器和简单的控制逻辑实现，电路复杂度低，减小了电路所需面积和功耗。
-
公开(公告)号：CN117634380A
公开(公告)日：2024-03-01
申请号：CN202311523870.2
申请日：2023-11-15
申请人： 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号： G06F30/34 , G06F30/347
摘要： 本发明属于集成电路领域，具体涉及了一种基于半双工可扩展互连总线的多芯粒FPGA配置电路，旨在解决现有的扩大FPGA电路规模技术设计周期长，性能增幅有限的问题。本发明包括：n个FPGA芯粒，其中每个FPGA芯粒包括1个芯片配置控制电路和多个SHDI总线电路；n个芯粒包括1个主芯粒和n‑1个从芯粒；n个FPGA芯粒通过SHDI总线电路连接，并通过SHDI总线电路进行双向数据传输和双向信息传递；SHDI总线电路通过数据信号线DATA进行连接；SHDI总线电路将多个FPGA芯粒以单向菊花链的方式连接起来，构成JTAG菊花链电路；每个芯粒具有相同的配置控制电路。本发明可以快速实现FPGA资源的成倍增长。
-
公开(公告)号：CN113472345B
公开(公告)日：2023-10-03
申请号：CN202110735947.7
申请日：2021-06-30
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明涉及一种可配置分数分频器，包括上升沿参考时钟选择电路、下降沿参考时钟选择电路、低电平控制电路、高电平控制电路、状态选择电路和输出电路，上升沿参考时钟选择电路和下降沿参考时钟选择电路采用相同的电路结构，低电平控制电路和高电平控制电路采用相同的电路结构；可配置分数分频器接收L个输入时钟CLKMP，通过配置信号控制输出时钟边沿翻转时刻和高低电平持续时间，产生所需频率的输出时钟CLKOUT；CLKMP需满足频率相同相位相差360°/L的要求。本发明的可配置分数分频器，采用加法器、减法计数器和简单的控制逻辑实现，电路复杂度低，减小了电路所需面积和功耗。
-
-
-
-
-
-
-
-
-
搜索结果
32 条记录 (耗时 0.044 秒)
