发明公开
- 专利标题: 集成电路及形成单元布局结构的方法
-
申请号: CN202310089074.6申请日: 2023-02-01
-
公开(公告)号: CN116344545A公开(公告)日: 2023-06-27
- 发明人: 邱上轩 , 陈志良 , 庄惠中 , 卢麒友 , 高章瑞
- 申请人: 台湾积体电路制造股份有限公司
- 申请人地址: 中国台湾新竹
- 专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人地址: 中国台湾新竹
- 代理机构: 北京德恒律治知识产权代理有限公司
- 代理商 章社杲; 李伟
- 优先权: 63/268,779 20220302 US 17/856,412 20220701 US
- 主分类号: H01L27/088
- IPC分类号: H01L27/088 ; H01L21/8234
摘要:
集成电路的金属化结构。在一个实施例中,集成电路包括设置在单元的有源区上方的金属‑至‑扩散(MD)层、设置在单元的有源区上方的栅极、以及包括设置在MD层和栅极上方的M0轨道的第一金属化层。集成电路还包括第二金属化层,该第二金属化层包括设置在第一金属化层上方的M1轨道。M1轨道包括各自与单元的边缘具有第一预定距离的第一M1轨道以及各自与单元的边缘具有第二预定距离的第二M1轨道,其中第一M1轨道比第二M1轨道长。本申请的实施例还公开了集成电路及形成单元布局结构的方法。
IPC分类: