利索-全球专利检索

  1. 登录
  2. 注册
发明申请
US20050173498A1 Brazing filler metal, assembly method for semiconductor device using same, and semiconductor device 失效
钎焊金属，使用其的半导体器件的组装方法以及半导体器件

  • 专利标题： Brazing filler metal, assembly method for semiconductor device using same, and semiconductor device
  • 专利标题（中）： 钎焊金属，使用其的半导体器件的组装方法以及半导体器件
  • 申请号： US11068527
    申请日： 2005-02-28
  • 公开(公告)号： US20050173498A1
    公开(公告)日： 2005-08-11
  • 发明人: Nobuki Mori , Kei Morimoto
  • 申请人： Nobuki Mori , Kei Morimoto
  • 优先权： JP2002-273598 20020919
  • 主分类号： B23K1/00
  • IPC分类号： B23K1/00 ;  B23K35/02 ;  B23K35/26 ;  H01L21/60 ;  H01L23/488 ;  B23K31/02
Brazing filler metal, assembly method for semiconductor device using same, and semiconductor device
摘要：
In conventional Sn/Sb type brazing filler metals, there are disadvantages that large grains in a β′ phase are likely to deposit and that cracks are likely to occur in the elements and the bonded portion, and that voids are formed when the above described special coating is provided on the die bonding plane of the semiconductor element. The brazing filler metal of the present invention comprises 5 to 20 weight % of Sb and 0.01 to 5 weight % of Te, with the balance being Sn and incidental impurities, or a brazing filler metal comprises 5 to 20 weight % of Sb, 0.01 to 5 weight % of Te, 0.001 to 0.5 weight % of P, with the balance being Sn and incidental impurities.
摘要（中）：

在常规的Sn / Sb型钎料中，存在β'相中的大晶粒很可能沉积并且在元件和接合部分中容易发生裂纹的缺点，并且当上述特殊的 在半导体元件的芯片接合面上设置涂层。 本发明的钎料含有5〜20重量％的Sb和0.01〜5重量％的Te，余量为Sn和偶然的杂质，或者钎料中含有5〜20重量％的Sb，0.01〜 5重量％的Te，0.001〜0.5重量％的P，余量为Sn和杂质。

公开/授权文献
信息查询
Global Dossier Espacenet
0/0