发明授权
- 专利标题： Low gain phase-locked loop circuit
- 专利标题（中）： 低增益锁相环电路
-
申请号： US10890332申请日： 2004-07-13
-
公开(公告)号： US06977537B2公开(公告)日： 2005-12-20
- 发明人: Santanu Chaudhuri , Sanjay Dabral , Karthisha Canagasaby
- 申请人： Santanu Chaudhuri , Sanjay Dabral , Karthisha Canagasaby
- 申请人地址： US CA Santa Clara
- 专利权人： Intel Corporation
- 当前专利权人： Intel Corporation
- 当前专利权人地址： US CA Santa Clara
- 代理机构： Buckley, Maschoff & Talwalkar LLC
- 主分类号： H03D3/00
- IPC分类号： H03D3/00 ; H03L7/00 ; H03L7/06 ; H03L7/089 ; H03L7/095 ; H03L7/099 ; H03L7/10 ; H03L7/107 ; H03L7/18
摘要：
According to some embodiments, a low gain phase-locked loop circuit is provided.
公开/授权文献
- US20040246057A1 Low gain phase-locked loop circuit 公开/授权日：2004-12-09
信息查询
IPC分类:
