-
公开(公告)号：CN118899260A
公开(公告)日：2024-11-05
申请号：CN202410980601.7
申请日：2024-07-22
Applicant: 北京大学
IPC: H01L21/768 , H01L23/538
Abstract: 本申请提供一种倒装堆叠晶体管的接口引出方法、晶体管、器件及设备。该方法包括：基于一倒装堆叠晶体管，形成第一金属互连层和第二金属互连层，倒装堆叠晶体管包括自对准的第一晶体管和第二晶体管，第二金属互连层、第二晶体管、第一晶体管以及第一金属互连层沿第一方向依次堆叠；形成再布线RDL层以及形成于RDL层上的第一载片层，第一金属互连层通过RDL层与第一载片层连接；在第二金属互连层上形成第二载片层，第二载片层与第二金属互连层连接。本申请可以实现倒装堆叠晶体管双面输入输出接口的引出。
-
公开(公告)号：CN118299331A
公开(公告)日：2024-07-05
申请号：CN202410248616.4
申请日：2024-03-05
Applicant: 北京大学
IPC: H01L21/8234 , H01L27/085
Abstract: 本申请提供一种堆叠叉板晶体管的制备方法、堆叠叉板晶体管及器件，该方法包括：在衬底上形成有源结构；有源结构包括正面有源结构和背面有源结构；基于正面有源结构，形成正面晶体管；倒片并去除衬底；基于背面有源结构，形成背面晶体管；正面晶体管和背面晶体管自对准；其中，堆叠叉板晶体管的介质叉板结构贯穿正面有源结构和背面有源结构，介质叉板结构将正面有源结构分为对称设置的两部分，介质叉板结构将背面有源结构分为对称设置的两部分，介质叉板结构为采用非均匀沉积形成的，介质叉板结构内部具有空气间隙。通过本申请，可以有效降低电容。
-
公开(公告)号：CN118039565A
公开(公告)日：2024-05-14
申请号：CN202410121713.7
申请日：2024-01-29
Applicant: 北京大学
IPC: H01L21/82 , H01L27/088 , H01L21/768
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构及半导体器件。方法包括：形成第一半导体结构；第一半导体结构包括：衬底结构和有源结构；在第一半导体结构的衬底结构上的栅极区域沉积绝缘材料，形成栅介质层；栅介质层包裹有源结构；基于被栅介质层包裹的第一部分，形成第一晶体管；第一晶体管包括第一金属互连层；第一半导体结构进行倒片，基于被栅介质层包裹的第二部分，形成第二晶体管；第二晶体管包括第二金属互连层。可见，在上下两层晶体管制备过程中，通过先制备栅介质层，再形成上下两层晶体管的金属互连层，使得在形成金属互连层时，可以消除栅介质层对互连通孔的阻塞，从而保证上下两层晶体管的栅极结构与金属互连层之间的连接。
-
公开(公告)号：CN119403125A
公开(公告)日：2025-02-07
申请号：CN202411522195.6
申请日：2024-10-29
Applicant: 北京大学
IPC: H10B12/00
Abstract: 本申请提供一种存储器的制备方法、存储器、器件及设备，方法包括：在衬底上沿第一方向依次堆叠形成第一材料层和第二材料层，第一材料层的掺杂浓度和第二材料层的掺杂浓度不同；在WL区域刻蚀第一材料层和第二材料层，以形成半导体结构和BL结构；在WL区域内的BL结构的两侧沉积绝缘介质，以形成介质层；倒片并去除衬底，以暴露半导体结构；在BL区域内刻蚀半导体结构，以形成有源结构；基于有源结构，形成存储器，BL结构作为存储器中的晶体管的源漏结构。本申请通过在WL区域内的BL结构的两侧形成介质层，可以降低BL结构的寄生电容，有利于器件性能的优化。
-
公开(公告)号：CN118116930A
公开(公告)日：2024-05-31
申请号：CN202410165142.7
申请日：2024-02-05
Applicant: 北京大学
IPC: H01L27/092 , H01L23/50 , H01L23/52 , H01L21/8238
Abstract: 本申请提供一种半导体器件及其制备方法。该半导体器件包括：堆叠晶体管，堆叠晶体管包括由上至下堆叠的第一晶体管和第二晶体管；电源轨结构，电源轨结构包括第一电源轨和第二电源轨，第一电源轨位于堆叠晶体管之上且耦接第一晶体管的源极，第一电源轨被配置为提供第一电压，第二电源轨位于堆叠晶体管之下且耦接第二晶体管的源极，第二电源轨被配置为提供第二电压；其中，第二电压和第一电压不同；第二电源轨的正投影和第一电源轨的正投影基本重叠。
-
Patent Agency Ranking
公开(公告)号：CN119156000A
公开(公告)日：2024-12-17
申请号：CN202411136012.7
申请日：2024-08-19
Applicant: 北京大学
IPC: H10B12/00
Abstract: 本申请提供一种存储器的制备方法、存储器、器件及设备，方法包括：在衬底上形成依次堆叠的第一半导体结构、BL结构和第一有源结构，第一半导体结构的掺杂浓度与第一有源结构的掺杂浓度相同，BL结构的掺杂浓度与第一半导体结构的掺杂浓度不同；基于第一有源结构，形成第一存储器；对第一存储器进行倒片并去除衬底，以暴露第一半导体结构；在BL区域刻蚀第一半导体结构，形成第二有源结构；基于第二有源结构，形成第二存储器，第一存储器的第一源漏结构和第二存储器的第二源漏结构共用BL结构。本申请可以提高存储器的集成度。
-
公开(公告)号：CN118899259A
公开(公告)日：2024-11-05
申请号：CN202410980279.8
申请日：2024-07-22
Applicant: 北京大学
IPC: H01L21/768 , H01L23/538
Abstract: 本申请提供一种倒装晶体管的封装连接方法、倒装晶体管、器件及设备。该方法包括：在衬底上分别形成第一晶体管、第一金属互连层、第二晶体管以及第二金属互连层，第一金属互连层位于第一晶体管上，第二金属互连层位于第二晶体管上，第一晶体管与第二晶体管自对准，第一金属互连层包括第一金属线，第二金属互连层包括第二金属线；在形成第一金属互连层或第二金属互连层之后，在第一金属互连层上形成再布线RDL层，RDL层中的第三金属线的一端与第一金属线连接，第三金属线的另一端与导线结构连接；将第二金属线以及导线结构与电路板电连接。通过本申请的方法，可以实现倒装晶体管双面输入输出接口的引出。
-
公开(公告)号：CN118486686A
公开(公告)日：2024-08-13
申请号：CN202410468077.5
申请日：2024-04-18
Applicant: 北京大学
IPC: H01L25/00 , H01L25/07 , H01L29/423 , H01L23/538
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括：形成沿第一方向堆叠的第一有源结构和第二有源结构；基于第一有源结构，形成第一晶体管；第一晶体管中的第一栅极结构在第二方向上的长度值为第一值；基于第二有源结构，形成第二晶体管；第二晶体管中的第二栅极结构在第二方向上的长度值为第二值；第一值与第二值不同，第一栅极结构的正投影和第二栅极结构的正投影形成一个重合区域和至少一个非重合区域；第一栅极结构和第二栅极结构之间设置有隔离层结构；在堆叠晶体管的第一区域内形成贯穿隔离层结构的栅极直连通孔；第一区域落入任意一个非重合区域内，且与重合区域相邻；在栅极直连通孔内形成栅极直连结构。
-
公开(公告)号：CN118116932A
公开(公告)日：2024-05-31
申请号：CN202410178650.9
申请日：2024-02-09
Applicant: 北京大学
IPC: H01L27/092 , H01L27/088 , H01L23/528 , H01L21/8238 , H01L21/8234
Abstract: 本申请提供一种半导体器件及其制备方法。该半导体器件包括：沿第一方向依次堆叠的第一堆叠结构和第二堆叠结构，第一堆叠结构包括沿第二方向间隔排布的一对第一晶体管，第二堆叠结构包括沿第二方向间隔排布的一对第二晶体管，第二方向和第一方向垂直；第一介电壁和第一电源轨，位于一对第一晶体管之间；第二介电壁和第二电源轨，位于一对第二晶体管之间；其中，第一介电壁、第一电源轨、第二电源轨和第二介电壁沿第一方向依次堆叠；第一电介质层，位于第一电源轨和第一晶体管以及第一电源轨和第二电源轨之间；第二电介质层，位于第二电源轨和第二晶体管以及第一电介质层和第二电源轨之间。
-
公开(公告)号：CN117995780A
公开(公告)日：2024-05-07
申请号：CN202410146093.2
申请日：2024-02-01
Applicant: 北京大学
IPC: H01L21/8238 , H01L23/528
Abstract: 本申请提供一种半导体器件及其制备方法。该制备方法包括提供衬底，衬底包括依次堆叠的第一衬底层、绝缘层和第二衬底层；基于第一衬底层，形成逻辑电路，逻辑电路位于绝缘层靠近第一衬底层的一侧；基于第二衬底层，形成硅光电路，硅光电路位于绝缘层靠近第二衬底层的一侧；形成至少贯穿衬底的连接结构，连接结构分别连接逻辑电路和硅光电路。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.023 seconds)
